[0023]图3是本实用新型中晶振电路的结构示意图；
[0024]图4是本实用新型中复位电路的结构示意图；
[0025]图5是本实用新型中串口电路的结构示意图；
[0026]图6是本实用新型中供电电路的结构示意图；
[0027]图7是本实用新型中驱动模块的电路结构示意图；
[0028]图8是本实用新型中报警电路的结构示意图。
【具体实施方式】
[0029]下面结合附图和实施例对本实用新型进一步说明。
[0030]如图1所示，一种新型地铁门控系统，其特征在于:包括触发模块、中心模块、驱动模块、步进电机、单片机、晶振电路、串口电路、复位电路、供电电路及报警系统；所述触发模块、驱动模块、单片机、晶振电路、串口电路、复位电路、供电电路及报警系统均与触发模块电连接；所述驱动模块与步进电机电连接；
[0031]首先列车到站时列车员按动车门开启开关，先开车门再开屏蔽门，LED灯闪烁提示下车方向，当按下关门按钮时报警器B1三声后先关屏蔽门再关车门；
[0032]所述中心模块为AT89S52模块;AT89S52模块有40个引脚，32个外部双向输入/输出(I/o)端口，同时内含2个外中断口，2个16位可编程定时计数器，2个全双工串行通信口，片上Flash允许程序存储器在系统可编程，亦适于常规编程器，其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本；
[0033]AT89S52模块的相关管脚功能说明:
[0034]VCC:供电电压；
[0035]GND:接地；
[0036]P0 口:P0 口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL门流，当P1 口的管脚第一次写1时，被定义为高阻输入，P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位，在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高；
[0037]P1 口:P1 口是一个内部提供上拉电阻的8位双向I/O 口，P1 口缓冲器能接收输出4TTL门电流，P1 口管脚写入1后，被内部上拉为高，可用作输入，P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故，在FLASH编程和校验时，P1 口作为第八位地址接收；
[0038]P2 口:P2 口为一个内部上拉电阻的8位双向I/O 口，P2 口缓冲器可接收，输出4个TTL门电流，当P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入；并因此作为输入时，P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故；P2 口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2 口输出地址的高八位；在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2 口输出其特殊功能寄存器的内容。P2 口在FLASH编程和校验时接收高八位地址信号和控制信号；
[0039]P3 口:P3 口管脚是8个带内部上拉电阻的双向I/O 口，可接收输出4个TTL门电流。当P3 口写入“1”后，它们被内部上拉为高电平，并用作输入，作为输入，由于外部下拉为低电平，P3 口将输出电流(ILL)这是由于上拉的缘故；
[0040]P3 口也可作为AT89S52的一些特殊功能口，具体如下:
[0041]P3.0:RXD (串行口输入)；
[0042]P3.1:TXD (串行口输出)
[0043]P3.2: INTO (外部中断0输入)
[0044]P3.3:1NT1 (外部中断1输入)
[0045]P3.4:T0 (定时器0外部脉冲输入)
[0046]Ρ3.5:T1 (定时器1外部脉冲输入)
[0047]P3.6:WR (外部数据存储器写脉冲输出)
[0048]P3.7:RD (外部数据存储器读脉冲输出)
[0049]P3 口同时为闪烁编程和编程校验接收一些控制信号；
[0050]RST:复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间；
[0051]ALE/PR0G:当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节，在FLASH编程期间，此引脚用于输入编程脉冲；在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6 ;因此它可用作对外部输出的脉冲或用于定时目的；然而要注意的是:每当用作外部数据存储器时，将跳过一个ALE脉冲；如想禁止ALE的输出可在SFR8H1地址上置0 ;此时，ALE只有在执行MOVX，M0VC指令是ALE才起作用?’另夕卜，该引脚被略微拉高；如果微处理器在外部执行状态ALE禁止，置位无效；
[0052]/PSEN:外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效；但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现；
[0053]/EA/VPP:当/EA保持低电平时，则在此期间外部程序存储器(0000H-FFFFH)，不管是否有内部程序存储器；注意加密方式1时，/EA将内部锁定为RESET ;当/EA端保持高电平时，此间内部程序存储器；在FLASH编程期间，此引脚也用于施加12V编程电源(VPP);
[0054]XTAL1:反向振荡放大器的输入及内部时钟工作电路的输入；
[0055]XTAL2:来自反向振荡器的输出；
[0056]所述晶振电路包括晶振Y1、电容C4、C5 ;所述电容C4的一端与电容C5的一端并联后接地；所述电容C4的另一端与晶振Y1的一端连接后与中心模块的19脚相连接；所述电容C5的另一端与晶振Y1的另一端连接后与中心模块的18脚相连接；
[0057]所述复位电路包括微动开关S4、电阻R2、R3及电解电容C8 ;所述微动开关S4的一端与电解电容C8的负极并联后连接电源VCC ;所述电解电容C8的正极与电阻R2的一端并联后再与电阻R3的一端电连接；电阻R3的一端连接中心模块的9脚；所述电阻R3的另一端接地；所述电阻R2的另一端与微动开关S4的另一端相连接；
[0058]所述串口电路包括电容C6、C7、C8、C9、C1 ;芯片U4、U2 ;所述电容C7的一端连接芯片U4的1脚；所述芯片U4的3脚与电容C7的另一端电连接；电容C6的一端接芯片U4的2脚；所述电容C6的另一端与电容C10的一端串联后在接入电源VCC ;所述芯片U4的16脚接入电源VCC ;所述电容C10的另一端连接芯片U4的15脚，芯片U4的15脚还接地；芯片U4的14脚与芯片U2的3脚相连接；芯片U2的2脚与芯片U4的13脚相连接；芯片U4的4脚与电容C8的一端相连接；电容C8的另一端与芯片U4的5脚相连接；芯片U4的6脚与电容C9的一端相连接；电容C9的另一端接地；芯片U2的5脚接地；
[0059]所述供电电路包括开关S1、USB、电容CJ1、电阻R11及二极管D10 ;所述开关S1的一端与USB接口的4脚相连接；所述USB的1脚接地；所述开关S1的另一端接入电源VCC ;所述电容CJ1的正极接入电源VCC ;电容CJ1的负极