头元件基板、记录头以及记录设备的制作方法

专利名称：头元件基板、记录头以及记录设备的制作方法
技术领域：
本发明涉及一种头元件基板、记录头以及记录设备。更具体地，本发明涉及一种具有用于生成为记录图像所需的热能的电热换能器和用于驱动在同一基板上形成的电热换能器的驱动电路的头元件基板、配置有该头元件基板的记录头以及使用该记录头的打印设备。
背景技术：
对于喷墨记录设备，作为记录元件已知包括排出口和生成用于将墨从排出口排出的排出能量的电热换能器的记录头。这样的记录设备基于所期望的记录信息，通过排出墨来记录图像。
作为喷墨记录设备的记录头的结构，传统地已知记录头以一个阵列或多个阵列形式配置有多个记录元件。通常，使用半导体制造工艺技术将在这样的记录头中的记录元件及其驱动电
路形成在同一基板上。
作为驱动记录头的方法，实践上使用了时分驱动。由于可以同时驱动记录元件所消耗的最大功率存在上限，所以采用了时分驱动，其中在时分驱动中，将多个记录元件分割成由N个记录元件形成的M个块，并且对于每个块同时驱动N个记录元件。现在利用在时分驱动中采用的具体电路结构来说明该驱动方法。
图16是传统的头元件基板的等效电路图。头元件基板IOO包括数据端子、时钟端子、锁存端子和加热(heat)信号端子。另外，将如下特征设置在头元件基板100中作为驱动电路103:用于保持记录数据和块控制数据的移位寄存器21;锁存所保持的数据的锁存电路2 2;计算来自锁存电路的输出信号和来自加热信号端子的信号的逻辑积的与电路23;输出用于选择块的信号的解码器24;选择要驱动的记录元件27的与电路25;用于驱动记录元件等的开关(switch)元件26。在记录元件阵列102中，将记录元件布置成^f亍，相互间共用电源VH和GND。
将串行地结合了 (serially combined)记录数据和块控制数据的数据从数据端子，以及用于传送数据的时钟从时钟端子分另ij输入到驱动电路103。另外，锁存被保持在移位寄存器21中的数据的锁存信号从锁存端子输入到驱动电路103，以及加热信号作为定义记录元件的通电时间段(period)的驱动脉冲宽度信号从加热信号端子输入到驱动电路103。
图17示出表示驱动电路103的通信状态的时序图。如图17所示，在本说明书中，从第一块的数据传送开始到下一第一块的数据传送开始的时间段称为"驱动周期(drive period)"。另夕卜，在同 一驱动周期中从第 一块的数据传送开始到第二块的数据传送开始的时间段称为"块周期"。在每个块周期中传送对应于一个记录元件块的数据，并且在一个驱动周期中传送对应于一个记录元件阵列的数据。
通过时钟(CLK)将第 一 块的数据(DATA)输入到移位寄存器21。然后，基于锁存信号(LAT),从锁存电路22输出被保持在移位寄存器21中的记录数据及块控制数据。通过与电路23计算从锁存电路2 2输出的第 一 块的记录数据和在传送第二块的数据时输入的加热信号(HEAT)的逻辑积。另一方面，将第一块的块控制数据输入到解码器24中，并且基于该输入，从解码器输出块选择信号BLE。通过与电路25计算该块选择信号BLE和与电路23的输出信号的逻辑积。如果该输出信号是激活的，则选择并驱动MOS晶体管等的开关元件26。因此，通过选择对应于记录数据以及块控制数据的记录元件来进行记录操作，并且对记录元件通电以从喷嘴排出墨。从第一块到第M块重复该操作以记录一个记录元件阵列。
另外，关于安装了头元件基板的记录头，传统地已知记录头配置有一个记录元件阵列或者多个记录元件阵列。在这样的
记录头中，作为一个块的N个记录元件，几个或几十个可以#皮
同时驱动的驱动电路安装在同一头元件基板上。通过排列记录数据以对应于各个记录元件、将记录数据输入到记录头并且驱动记录元件，可以在记录纸等记录介质上进行任意的记录。
随着精度的增加和图像质量的改善，近年来记录头的性能已经显著地改善。另一方面，随着精度的增加和图像质量的改善，记录元件的数量已经增加，或者同时驱动的记录元件的数量已经增加以改善记录速率。结果，记录头和记录设备主单元之间的连接端子的数量已经增加，这已经导致了记录头和记录
设备主单元之间的连接器单元的成本增加和连接部分中接触点缺陷等各种问题。
作为用于减少连接端子数量的方法，在美国专利6830301中，通过从记录设备主单元将多个块的记录数据和驱动脉冲宽度信号共同地输入到记录头来减少连接端子的数量。
另外，作为将多个输入脉冲用作多种类脉冲的方法，美国专利6116714公开了 一种选择多个输入脉冲来形成多个加热脉沖的方法。
另外，因为记录元件的数量由于精度的增加和图像质量的改善而增加，在上述时分驱动中的块分割数量趋于增加。如果块周期固定，则驱动周期将由于块分割数量的增加而变长。
将来，将有对速度改善的进一步的需要。因此，尤其在记录设备中，随着记录元件的数量的增加，经由少量的端子以高
6速度传送增加的记录信息量将是一个重要的挑战。
美国专利7029084的图5示出了从记录设备到记录头中的驱动电路所布线的时钟和数据的数据低压差分信号(LV D S)传送线。更具体地，在该结构中，由LVDS线接收串行数据流和与之对应的时钟。LVDS技术对于高速传送是有效的并且还可作为抑制噪声的手段，因此用在记录头中是有效的。
美国专利6830301公开了如下的数据传送方法。如图18所示，使用共同的信号线将多个块的记录数据和块控制数据(DATA)以及驱动脉冲宽度信号(ENB信号，对应于HEAT)串行地传送到滑架的门阵列。结果，块周期变长并且出现了较长的驱动周期的问题。在这样的结构中，如何处理在将来更加需要的速度的增加将成为挑战。

发明内容
本发明涉及一种可以使用共同信号线和端子接收从记录设备传送来的记录数据和驱动脉冲宽度信号的头元件基板，从而与传统的头元件基板相比，缩短了数据接收的时间段。
另外，本发明涉及一种记录设备，与传统的记录设备相比，该记录设备可以缩短数据传送时间段，并且可以多路复用(multiplex)记录数据和驱动脉沖宽度信号。
根据本发明的一个方面，提供一种具有多个记录元件的头元件基板，包括接收部件，用于接收数据，在所述数据中，驱动脉冲宽度数据的比特插入到记录数据的比特之间；分离部件，用于从所述接收部件所接收到的所述数据中分离出所述记录数据；以及信号生成部件，用于通过从所述接收部件所接收到的所述数据中分离出所述驱动脉沖宽度数据，来生成定义所述多个记录元件的通电时间段的驱动脉沖宽度信号，其中，基
7于所述分离部件所分离出的所述记录数据和所述信号生成部件所生成的所述驱动脉冲宽度信号，来驱动所述多个记录元件。
根据本发明的另一个方面，提供一种记录头，其设置有上述头元件基板。
根据本发明的又一个方面，提供一种记录设备，用于使用
具有多个记录元件的记录头来进行记录，所述记录设备包括生成部件，用于生成记录数据和定义所述多个记录元件的通电时间段的驱动脉冲宽度数据；多路复用部件，用于生成驱动脉沖宽度信号已经被数字化了的所述驱动脉沖宽度数据的比特和所述记录数据的比特；以及发送部件，用于将所述多路复用部件所生成的数据发送到所述记录头。
根据本发明的实施例，头元件基板接收数据，该数据中具有插入到记录数据的比特之间的驱动脉冲宽度数据的比特。在所述头元件基板中将记录数据和驱动脉冲宽度数据从接收到的数据中分离出来，并且通过生成驱动脉冲宽度信号来驱动记录元件。
根据以下参考附图对典型实施例的说明，本发明的其它特征和方面将变得明显。


包括在说明书中并构成说明书的 一 部分的附图示出本发明的典型实施例、特征和方面，并与说明书一起用来解释本发明的原理。
图l是示出可以应用本发明的记录设备和头元件基板之间的连接结构的框图。
图2是表示根据本发明的第 一 典型实施例的头元件基板的电路结构的等效电路图。图3是关于示出根据本发明的第 一典型实施例的图2的框图
中的通信状态的记录数据的时序图。
图4 A和4 B是关于根据本发明的第 一 典型实施例的驱动脉沖宽度信号(加热信号)生成电路的结构例子和加热信号的时序图。
图5A和5B是关于根据本发明的第 一 典型实施例的驱动脉冲宽度信号(加热信号)生成电路的另 一 个结构例子和加热信号的时序图。
图6是示出根据本发明的第 一 典型实施例的头元件基板的驱动电路中的通信状态的驱动时序图。
图7A和7B是用于说明根据本发明的第二典型实施例的多路复用电路的图。
图8是表示根据本发明的第三典型实施例的头元件基板的电路结构的等效电路图。
图9是示出根据本发明的第三典型实施例的时钟生成电路的结构例子的图。
图10A和10B是示出根据本发明的第三典型实施例的头元件基板的驱动电路中的通信状态的驱动时序图。
图11A和11B是用于说明根据本发明的第四典型实施例的多路复用电路的图。
图12是示出头元件基板和根据将LVDS应用到本发明的第五典型实施例的记录设备之间的连接结构的框图。
图13是示出头元件基板和根据将LVDS应用到本发明的第六典型实施例的记录设备之间的连接结构的框图。
图14是示出可以应用本发明的记录设备的一个例子的解释性的图。
图15是示出记录设备的控制电路的结构的框图。
9图16是表示传统的头元件基板的电路结构的等效电路图。图17是示出传统的头元件基板的驱动电路中的通信状态的驱动时序图。
图18是用于说明在传统技术中串行传送记录数据和驱动脉冲宽度信号的情况下的时序图。
具体实施例方式
下面将参照附图详细说明本发明的各种典型实施例、特征和方面。
现在将参照附图更加详细地说明本发明的实施例。在本说明书中，"在元件基板上"不仅简单地表示在元件基板上，还表示元件基板的表面和邻近表面的元件基板的内部侧。另夕卜，"设置在……中"不仅指将各个独立的元件布置在元件基板上，还
在元件基板上。
第一典型实施例
图14是可以应用本发明的喷墨记录设备的立体图。在图14中，滑架HC具有与导螺杆3的螺旋凹槽4啮合(engage)的销(未示出)，以使得利用导螺杆3的旋转使滑架HC在箭头a和b的方向上往复移动。喷墨盒IJC安装在该滑架HC上。喷墨盒IJC包括喷墨头(在下文中称为"记录头IJH")和存储用于记录的墨的墨罐IT。头元件基板100安装在记录头IJH上。头元件基板经由记录头与记录设备IJRA电连接。
纸按压板2沿滑架的运动方向将一 张纸按压到板1上。通过运送电动机(未示出)旋转板1来运送记录纸P。组件5支持盖着记录头的前面的盖组件6。
图15是示出在图14中示出的记录设备IJRA的控制结构的
10框图。
如图15所示，控制电路106由如下特征构成MPU 11; ROM12，其中存储了对应于控制顺序的程序、所需要的表和其它固定数据；专用集成电路(ASIC) 13,其生成用于滑架电动机M1控制、运送电动才几M2控制和记录头IJH控制的控制信号；RAM14，其配置有记录数据光栅化区和用于程序执行的工作区等；以及系统总线15，其^f吏MPU11、 ASIC 13和RAM 14相互连4妻并相互交换数据。
另外，在图15中，经由接口 (I/F) 16在通常所谓的(generically-termed)主设备17,即用作记录数据的供应源的计算机(或者用于图像读取的读取器或数字照相机等)，与记录设备IJRA之间发送并接收记录数据、命令和状态信号等。
另外，滑架电动机驱动器20驱动用于使滑架HC在箭头a和b的方向上往复扫描的滑架电动机M1,并且运送电动机驱动器19驱动用于运送记录介质P的运送电动才几M2。
在记录头IJH的扫描和记录期间，ASIC 13在直接访问RAM14的记录区时向记录头提供需要被发送的逻辑信号。这些逻辑信号包括记录数据、块控制数据、时钟和驱动脉冲宽度信号。将这些信号提供给多路复用电路107。将由多路复用电路107多路复用的数据提供给安装有头元件基板的记录头。
接着，在图15中示出的控制特征中，参照图l简要地说明头元件基板10 0的结构和记录设备IJ R A中的多^各复用电路10 7的结构。
图l是示出头元件基板和可以应用本发明的记录设备之间的连接的框图。从记录设备IJRA到头元件基板100设置了用于发送数据(DATA)、时钟(CLOCK)以及锁存信号(LAT)的三个信号线101 。使用数据端子将具有插入了驱动脉冲宽度数据的数据
ii传送到头元件基板1 0 0 ,其中在该插入了驱动脉冲宽度数据的数据中，已经由记录设备中的多路复用电路串行地结合了记录数据和块控制数据。因此，传统上已经用于将驱动脉冲宽度信号
(HEAT)传送到头元件基板IOO的信号线和加热信号端子不是必要的。这里，"驱动脉冲宽度数据"是这样的信号以在下面描述的多路复用电路中的触发信号(TRG)的频率分辨率来将模拟信号(即，"驱动脉冲宽度信号(HEAT)")数字化后的信号。
为了减少端子的数量，如美国专利6830301所公开的，已知块控制数据可以附加地串行结合到记录数据，从而经由单个端子传送数据。在本发明中，尽管同样采用了该结构，但从对数据进行多路复用的观点看来，是否将块控制数据串行地结合到记录数据并不是至关重要的。因此，为了简要，下面将省略关于多路复用和分离块控制数据和驱动脉沖宽度数据的说明。
图1的记录设备IJRA包括控制电路106、多路复用电路107和发送单元108。将记录数据和驱动脉冲宽度信号从控制电路106发送到多路复用电路107。由多路复用电路107生成从记录数据和驱动脉冲宽度信号生成的多路复用数据(DATA)。将时钟(CLK)、锁存信号(LAT)和多路复用数据(DATA)从包括在记录设备IJRA中的发送单元108发送到头元件基板100。
图l的头元件基板100包括驱动电^各103以及记录元件(例如，电热换能器)构成的记录元件阵列102。头元件基板100还包括驱动脉冲宽度信号生成电路105以及由用于接收逻辑信号的緩沖器电路构成的接收单元104。由于驱动电路103具有与由图16说明的驱动电路相同的结构，因此省略图1中驱动电路103的说明。
现在使用图2简要说明头元件基板中的信号流。
图2是设置在根据第 一 典型实施例的头元件基板10 0 A上的电路的等效电路图。由数据(DATA)、锁存信号(LAT)、时钟(CLK)以及在头元件基板中生成的加热信号来驱动电路103。在本说明书中，将在头元件基板中生成的加热信号称为(HEAT-IN)。
现在说明如图3所示的从头元件基板外部(记录设备)发送多路复用数据的情况。在这种情况下，按每一记录数据比特和每一驱动脉冲宽度数据(在下文中，称为"加热数据")比特周期性地排列每段数据。如果以这样的方式配置数据，则可以通过利用时钟的上升沿来同步一种数据并且利用时钟的下降沿来同步另一种数据，来进行数据(DATA)的采样。
现在使用图2和图3说明在头元件基板中分离记录数据的流程。
如图3所示，在多路复用数据(DATA)之中，利用时钟的上升沿来同步记录数据。如图2的等效电路图所说明的，将多路复用数据(DATA)和与记录数据比特的排列周期同步的时钟(CLK)输入到移位寄存器21。在移位寄存器中，在多路复用数据之中，时钟仅移位对应于记录数据的比特。结果，在移位寄存器中，如图3所示仅记录数据(PRINT DATA)被分离并保持。下一信号流与参照图16说明的内容相同。因此，在本实施例的电路结构中，可以使用作为分离部件的移位寄存器21将记录数据从多路复用数据分离。
现在^f吏用图2、 4A、 4B、 5A和5B来说明在头元件基一反中分离驱动脉冲宽度数据(加热数据)以及生成驱动脉冲宽度信号(加热信号)的流程。
现在具体说明在图2中示出的头元件基板上的驱动脉冲宽度信号(加热信号)生成电路105的例子。
图4A中示出了由D触发器电路构成的加热信号生成电路105A。将多路复用数据(DATA)和反相时钟(inverse clock)输入
13到加热信号生成电路10 5 A 。
如图4B所示，在由反相时钟采样的多路复用数据(DATA) 的一比特数据具有逻辑值"1"的时间段内，作为输出加热信号 (HEAT-IN)的D触发器输出端Q是激活的。在该结构中，可以从 多路复用数据生成任意的加热信号(HEAT-IN)。
作为另一个例子，在图5A中示出了由T触发器电路构成的 加热信号生成电路105B。
当由反相时钟采样的多路复用数据(DATA)的一比特数据 具有逻辑值"1"时，作为输出加热信号的T触发器输出端Q的 激活时间段开始工作。在图5B中示出了该状态。保持激活的时 间段，直到下一个被采样的一比特数据的逻辑值变为"1"。在 该结构中，可以从多路复用数据中生成任意的加热信号 (HEAT-IN)。传统地，已知有通过在多个时间段内接通记录元 件的电源来以更复杂的方式进行排出特性的控制。当期望这样 的控制时，通过如图5B所示配置加热数据，可以生成具有多个 激活时间段的加热信号。
因此，基于多路复用数据(DATA)和时钟(CLK)，通过头元 件基板中的作为分离部件的加热信号生成电路来分离加热数 据，从而可以生成加热信号(HEAT-IN)。
如上所述，可以通过由在头元件基板上的电路所分离的记 录数据，以及通过被分离并生成的加热信号(HEAT-IN)及锁存 (LAT)，来驱动驱动电^各103。
接着，使用图2和6更加具体地说明驱动电路的操作。图6 是用于说明各个信号的时刻的时序图。锁存(LAT)、时钟(CLK) 和数据(DATA)是从图2中示出的头元件基板1 OOA的数据端子、 时钟端子和锁存端子输入的信号。将第一块数据(DATA)连同时 钟(CLK)一起输入到图2的移位寄存器21，从而按照上述方式保持记录数据和块控制数据。在第 一块数据(DATA)的输入完成 后，根据锁存信号(L AT)将被保持在移位寄存器21中的记录数据 和块控制数据锁存到锁存电路22 。将从锁存电路22输出的块控 制数据输入到解码器24中，并且从解码器输出用于选择要驱动 的记录元件块的块选择信号。另一方面，为随后的第二块或之 后的块来传送多路复用了加热信号的数据。在传送第二块数据 (DATA)并将第二块数据(DATA)输入到移位寄存器21时，还将数 据(DATA)和反相时钟输入到加热信号生成电路105A,由此生成 加热信号(HEAT-IN)。与电路23计算从该第二块得到的加热信 号(HEAT-IN)和从被保持在锁存电路中并由锁存电路输出的第 一块所得到的记录数据的逻辑积。与电路25计算来自与电路23 的输出信号和从来自解码器24的第一块所得到的块选择信号的 逻辑积。基于这个输出信号，驱动开关元件26并且驱动记录元 件27。通过重复这些步骤来进行记录操作。
在本实施例中，按每一块来传送数据(DATA)。传送在头元 件基板中分离的记录数据和块控制数据，并且在传送了记录数 据和块控制数据的下 一 块中传送加热信号。
用于生成发送给在第一实施例中说明的头元件基板的数据
的方法包括如下的并行/串行转换方法。将记录数据和加热信号
从图1中的记录设备IJRA中的控制电路106并行输入到多路复
用电路107，并且将多路复用的串行数据从多路复用电路107输
出。现在使用图7详细说明多路复用电路107的例子。 第二典型实施例
在第二典型实施例中，说明生成如第 一 实施例的图3中示出 的将 一 比特记录数据和 一 比特加热数据周期性地排列的数据的 多路复用电路的例子。
将如下的信号作为如图7B中示出的来自控制电路106的输
15入信号，输入到在图7A中示出的多路复用电路107A中触发信 号(TRG);记录数据(PRINT DATA);作为模拟信号的加热信号 (HEAT l或HEAT 2);以及内部时钟(INT—CLK)。在图7A中，附 图标记lll是上拉(pull-up)端子。
可以对在多3各复用电路107A中使用的内部时钟(INT—CLK) 的时钟频率进行设置，以使该时钟频率具有足够的脉冲宽度调 整分辨率以控制加热信号(HEAT)。
将由控制电路106基于所记录的图像而生成的记录数据 (PRINT DATA)连同已经与内部时钟(INT—CLK)同步的触发信 号(TRG) —起发送到多路复用电路107A中。在多路复用电路 107A中，在使PRINT DATA和HEAT与触发信号(TRG)同步的时 刻，在触发器电路中预置记录数据(PRINT DATA)和加热信号 (HEAT)。在这种状态下，交替地布置已经与内部时钟(INT—CLK) 同步的记录数据(PRINT DATA)的比特和加热信号(HEAT)已经 被数字化了的加热数据(具有激活时间段信息)的比特。结果， 实现了并行/串行转换。在这种方式下，从多路复用电路107A 输出多路复用数据(DATA)和与多路复用数据同步的时钟 (CLK)。
在本实施例的结构中，对记录数据和加热数据进行交替地 排列(line up)并多路复用。因此，如果以例如50MHz的频率传 送数据，可以将加热信号的激活时间段(记录元件通电的时间) 设置成20纳秒的分辨率。因此，数据传送的频率越高，越能更 精确地控制施加到记录元件的能量。
另外，根据在第一典型实施例中说明的驱动脉冲宽度信号 (加热信号)生成电路的结构，可以任意地改变加热数据的细节
(数据设置方法)。
首先，将说明由D触发器构成加热信号生成电路的情况。作为发送到多路复用电路107A中的加热信号(HEAT),将说明图 7B中HEAT l所示的信号。多路复用电路将加热数据与记录数据 进行多路复用，以使得对应于激活时间段的比特为"1"，并且 对应于非激活时间段的比特为"0"。
接着，将说明由T触发器构成加热信号生成电路的情况。 在这种情况下，发送到多路复用电路107A的加热信号(HEAT) 是如图7B中HEAT 2所示的信号。多路复用电路107A将加热数 据与记录数据进行多路复用，以使得对应于激活时间段的开始 和结束的比特为"1",并且其它比特为"0"。
另外，设置任意的脉冲以使得在一个块周期内生成多个激 活时间段，从而可以有效地进行数据的多路复用。
因此，本实施例中的记录设备可以通过在多路复用电路中 对记录数据和加热信号被数字化了的加热数据进行多路复用来 生成数据，并经由共同端子传送所生成的数据。
第三典型实施例
在第三实施例中，将本发明应用到具有多个传统上已知的 记录元件阵列的记录头。
现在使用图8说明头元件基板100B具有三个记录元件阵列 102的例子。
图8是头元件基板100B的等效电路图。如图8所示，将 DATA 、 HEAT-IN和LAT信号共同输入到对应于各个记录元件阵 列102的驱动电路103。在头元件基板100B上包括三个根据第一 典型实施例的图2的三个记录元件阵列102和驱动电路103。头元 件基板100B具有与第一实施例中相同的加热信号生成电路。与 第 一 实施例的头元件基板IOOA的差别在于，头元件基板100B 具有时钟生成电路。将在下面更详细地说明该时钟生成电路。
作为一个例子示出图9的时钟生成电^各901。在时钟生成电路901中，使用T触发器和D触发器等来分割时钟(CLK)。通过以 这种方式分割时钟，可以生成用于采样数据(DATA)的CLK—PO、 CLK—Pl、 CLK—P2和CLK—H。上拉连接图9中的T触发器的T端子。
现在使用图8和10 A说明在头元件基板中分离记录数据的 流程。首先，参照图10A,从时钟生成电路901输出的CLK—PO 到CLK—P2分另'J与多路复用数据(DATA)之中的PRINT DATA 0到 PRINT DATA 2的比特的排列周期同步。如图8所示，将生成的 CLK—PO、 CLK—PI 、 CLK—P2以及多路复用数据(DATA)输入到
21中。
在移位寄存器中，通过同步CLK—PO到CLK—P2仅仅移位多 路复用数据之中与从PRINT DATA 0到PRINT DATA 2的各个记 录数据相对应的比特。因此，在每个移位寄存器中，只分离并 保持了从PRINT DATA 0到PRINT DATA 2(图IOA)的记录数据。 每个驱动电路10 3中的随后的信号流与第 一 典型实施例的相同， 因此省略了有关的说明。
现在参照图8和IOB说明用于在头元件基板中分离驱动脉 冲宽度数据(加热数据)并生成驱动脉冲宽度信号(加热信号)的 流程。
如图10B所示，从时钟生成电路901输出的CLK—H与多路复 用数据(DATA)之中的加热数据比特的排列周期同步。如图4A 和5A中所说明的，从由加热信号生成电路105多路复用的数据 (DATA)中釆样出与CLK^H同步的加热数据。结果，可以生成在 图IOB中示出的力口热信号(HEAT-IN)。如图8所示，将生成的加 热信号(HEAT-IN)共同输入到每个驱动电路103的与电路23中。
以与第 一 实施例中相同的方式，可以通过将加热数据从由
18加热信号生成电路所多路复用的数据中分离出来而在头元件基
板中生成加热信号(HEAT-IN)。
通过采用上述结构，可以经由单个端子传送与每个记录元 件阵列102相对应的多段记录数据，从而可以显著地减少端子的 数量。多段记录数据的例子包括对应于青色、品红和黄色这三 种颜色的记录数据，或者用于具有大、中、小的不同尺寸的喷 嘴的记录数据。
第四典型实施例
为了说明用于生成发送给在第三实施例中说明的头元件基 板的数据的方法，说明了与在第二实施例中示出的多路复用电 路类似的并行/串行转换电路。
在第四实施例中，将参照图11A和11B具体说明多路复用电 路的例子。多路复用电路生成数据，该数据中的每一段是每三 比特记录数据和每 一 比特加热数据周期性地排列的。将省略与 在图7A和7B中所说明的特征相同的特征的描述。
将如图IIB中示出的如下的信号作为输入信号从控制电路 106输入到如图IIA所示的多i 各复用电^各107B中触发信号 (TRG);各个记录数据(PRINTDATA0到PRINTDATA2);作为 模拟信号的加热信号；以及内部时钟(INT_CLK)。
同图7A和7B的说明一样，可以对在多路复用电路中使用的 内部时钟(INT一CLK)的时钟频率进行设置，以使该时钟频率具 有足够的脉冲宽度调整分辨率以控制加热信号(H E AT)。
将由控制电路106基于所记录的图像而生成的记录数据 (PRINT DATA 0到2)连同已经与内部时钟(INT_CLK)同步了的 触发信号(TRG) —起发送到多路复用电路107B。在多路复用电 路中，在使记录数据(PRINT DATA 0到^和加热信号(HEAT)与 触发信号(TRG)同步的时刻，在触发器电路中预置记录数据
19(PRINT DATA 0到^和加热信号(HEAT)。在这种状态下，顺序 地设置已经与内部时钟(INT—CLK)同步了的记录数据(PRINT DATA 0到2)和加热信号(HEAT)已经被数字化了的加热数据(具 有激活时间段信息)的比特。以这样的方式，实现了并行/串行 转换，并且从多路复用电路107B输出多路复用数据(DATA)和与 多路复用数据(DATA)同步的时钟(CLK)。
可以以与第二实施例中相同的方式"i殳置加热^t据。 因此，本实施例中的记录设备可以利用对多段记录数据和 加热信号被数字化的加热数据进行多路复用的多路复用电路来
生成数据，并且经由共同的端子传送所生成的数据。 第五典型实施例
现在说明将通过低压差分信号(LVDS)线来执行的传送应 用到本发明的例子。如图12所示，替代对每个信号使用一个信 号线(单个终端信号线)，设置了对每个信号(l个系统)使用两个 信号线的低压差分信号(LVDS)线。
由用软线电缆等构成的信号线101将在图12中示出的头元 件基板100连接到记录设备IJRA。低压差分输入信号大约为 100mV。记录设备IJRA包括逻辑信号发送单元108，并且头元 件基板100包括接收单元104。这些发送和接收单元是与LVDS 线相匹配的差分接收单元和差分发送单元，从而可以减小緩冲 器电路(104a和108a)的尺寸。另外，低压信号抑制了电路的功 率消耗，并且还有助于应对电磁干扰(EMI)。当高频数据已经祐: 输入到驱动电路时，利用驱动电路的内部电路的更小的结构， 可以实现适合于高频特性的功能。其余部分与图l的结构相同。
图12示出将LVDS应用到在图l和8中所说明的结构的例子。 图l和图8唯一的差别是逻辑信号发送和接收单元。
配置了用于传送多路复用数据(DATA)、时钟(CLK)和锁存
20信号(LAT)的三个低压差分信号(LVDS)线系统(6个线)。这些数 据可以细分为数据(DATA+和DATA-)、时钟信号(CLK+和CLK-) 和锁存信号(L AT+和L AT-)。
与在图l和8中所说明的结构相比，端子数量加倍。然而， 记录数据和驱动脉冲宽度信号(加热信号)由记录设备中的多路 复用电路来进行多路复用并由一个信号线来传送。另外，在头 元件基板内分离记录数据和驱动脉冲宽度信号(加热信号)。
因此，可以通过能够传送高频信号的L V D S线来传送数据， 从而进一步实现对记录数据和加热信号进行多路复用的效果。 尤其是，即使如第三实施例中所说明的有大量数据被传送，由 于与加热信号(HEAT)时间段相比，数据传送时间段可以被缩 短，因此可以缩短块周期。另外，由于信号是高频信号，可以 以更高的分辨率设置加热信号的激活时间段(记录元件通电的 时间)，并且可以精确地控制施加到记录元件的能量。
尽管可以如图12的结构那样，设置用于传送数据(DATA)、 时钟(CLK)和锁存信号(LAT)的三个低压差分信号(LVDS)线系 统(6个线)，但与图l的结构相比，端子的数量加倍。另外，时 钟发送侧在更高频率时更容易发生抖动(jitter)(时钟时刻的轻 微失调)，从而不能执行与高频数据的同步。
第六典型实施例
现在参照图13说明在记录设备中对记录数据和驱动脉冲宽 度信号(加热信号)进行多路复用，并且还由发送单元多路复用 其它逻辑信号(时钟、锁存)的记录设备的结构。通过采用该结 构，可以由一个LVDS线系统(2个线)来传送数据。另外，作为 一个例子将说明接收从记录设备传送来的数据并可以在头元件 基板中分离多路复用数据的头元件基板的结构。
传统地，关于LVDS已知有如下技术。使用设置在LVDS发送单元108和LVDS接收单元104中的(包括在108a和104a中 的)PLL电路等，在LVDS发送单元108中对数据和时钟进行多路 复用，并且在LVDS接收单元104中从数据再生时钟。可以将锁 存信号(LAT)与数据(DATA)的发送时刻同步化。因此，还可以 在头元件基板100中进行数据(DATA)和时钟(CLK)的再生以及 锁存(LAT)信号的生成。通过采用这样的结构，可以更进一步地 减少端子的数量。
将多路复用数据输入到头元件基板中的加热信号生成电路 105和驱动电路103。然后，从由CLK—P和CLK—H所多路复用的 数据(DATA)中提取出驱动记录元件所需的信息，其中，通过时 钟生成电路901获得CLK—P和CLK—H。在该阶段，如图1 OA和1OB 所示，可以通过将加热数据从多路复用数据中分离出来以生成 加热信号(HEAT-IN)，从而分离出记录数据(PRINT DATA)。对 于每个信号，如参照图16所说明的，可以由与传统记录头类似 的驱动电路才艮据记录数据来任意地驱动记录元件。
由于信号线的数量少，LVDS传送系统抑制了共模噪声，并 且不容易发射出辐射噪声，因此，应用到本发明的LVDS还可以 作为有效抑制EMI的手段。"EMI"是由所生成的辐射噪声可能 引起附近其它装置或元件故障的电磁千扰或辐射噪声。
如上面对本发明的典型实施例的说明，并没有像美国专利 6 8 3 0 3 01中所说明的那样将记录数据和驱动脉沖宽度信号作为 串行数据来传送，而是作为多路复用数据来传送。因此，可以 在传送驱动脉冲宽度信号的同时传送记录数据。另外，与某个 块已经被传送的记录数据相对应的驱动脉冲宽度信号可以和下 一块的记录数据多路复用并且被传送。
可以将上述实施例的结构应用到布置有多个头元件基板或 布置有与记录宽度相对应的整行(full line)记录头的结构。尽管与单向(in one direction)配置的发送装置和接收装置相关地说 明了根据本发明的典型实施例的信号传送线。然而，发送装置 和接收装置还可以配置成双向的。只要能够获得本发明的效果， 则不管电或机械结构的差别，或者不管软件顺序等的差别，都 可以实现本发明。
尽管参考典型实施例说明了本发明，但是应该理解，本发 明不局限于所公开的典型实施例。所附权利要求书的范围符合 最宽的解释，以包含所有这样的修改、等同结构和功能。
权利要求
1. 一种具有多个记录元件的头元件基板，包括接收部件，用于接收数据，在所述数据中，驱动脉冲宽度数据的比特插入到记录数据的比特之间；分离部件，用于从所述接收部件所接收到的所述数据中分离出所述记录数据；以及信号生成部件，用于通过从所述接收部件所接收到的所述数据中分离出所述驱动脉冲宽度数据，来生成定义所述多个记录元件的通电时间段的驱动脉冲宽度信号，其中，基于所述分离部件所分离出的所述记录数据和所述信号生成部件所生成的所述驱动脉冲宽度信号，来驱动所述多个记录元件。
2. 根据权利要求l所述的头元件基板，其特征在于，以周期性地排列各个记录数据和驱动脉沖宽度数据的方式来配置所述数据，其中，所述分离部件使用所述接收部件所接收到的所述数据和与所述记录数据的排列周期同步的时钟来分离出所述记录数据。
3. 根据权利要2所述的头元件基板，其特征在于，所述分离部件是用移位寄存器形成的。
4. 根据权利要求1到3中任一项所述的头元件基板，其特征在于，以周期性地排列各个记录数据和驱动脉沖宽度数据的方式来配置所述接收部件所接收到的所述数据，其中，所述信号生成部件使用所述接收部件所接收到的所述数据和与所述驱动脉冲宽度数据的排列周期同步的时钟来分离出所述驱动脉冲宽度数据，从而生成所述驱动脉冲宽度信号。
5. 根据权利要求l所述的头元件基板，其特征在于，所述信号生成部件是用触发器电路形成的。
6. 根据权利要求2所述的头元件基板，其特征在于，所述接收部件接收时钟，所述头元件基板还包括时钟生成电路，用于基于所述接收部件所接收到的时钟来生成与所述记录数据和所述驱动脉冲宽度数据的各个排列周期同步的多个时钟。
7. 根据权利要求6所述的头元件基板，其特征在于，所述时钟生成电路是用触发器电路形成的。
8. 根据权利要求l所述的头元件基板，其特征在于，所述接收部件包括用于接收作为所述数据的低压差分信号的差分信号接收单元。
9. 一种记录头，其设置有根据权利要求1到8中任一项所述的头元件基板。
10. —种记录设备，用于使用具有多个记录元件的记录头来进行记录，所述记录设备包括生成部件，用于生成记录数据和定义所述多个记录元件的通电时间段的驱动脉沖宽度数据；多路复用部件，用于生成驱动脉冲宽度信号已经被数字化了的所述驱动脉冲宽度数据的比特和所述记录数据的比特；以及发送部件，用于将所述多路复用部件所生成的数据发送到所述记录头。
11.根据权利要求10所述的记录设备，其特征在于，所述记录头是根据权利要求9所述的记录头。
全文摘要
本发明提供一种头元件基板、记录头以及记录设备。头元件基板包括接收部件，用于接收已经多路复用了记录数据和驱动脉冲宽度数据的数据；移位寄存器，其从多路复用数据中分离出记录数据；以及驱动脉冲宽度信号生成电路，其通过从多路复用数据中分离出驱动脉冲宽度数据来生成驱动脉冲宽度信号。
文档编号B41J2/04GK101462402SQ200810186448
公开日2009年6月24日 申请日期2008年12月19日 优先权日2007年12月21日
发明者林崎公之 申请人:佳能株式会社