专利名称：栅极驱动电路的制作方法
技术领域：
本发明涉及一种栅极驱动电路，且特别涉及一种用于液晶显示装置中的栅极驱动电路。
背景技术：
在一般的液晶显示器中，驱动电路的设计往往是重要的关键技术之一，也是决定液晶显示器的品质及制造成本的重要因素。请参照图1，是显示一般液晶显示器中栅极驱动电路的示意图。此栅极驱动电路100包含多个驱动信号输出电路102，其中各个驱动信号输出电路102是通过互为反相的时序信号CK1和CK2来控制，并依此输出驱动信号至相对应的扫描线中。
在栅极驱动电路100中，上一级的驱动信号输出电路102所输出的驱动信号，会传送至下一级的驱动信号输出电路102，以驱动下一级的驱动信号输出电路102而输出驱动信号。然而，由于在电路的操作过程中，时序信号CK1和CK2持续不断地被传送至每一个驱动信号输出电路102，如此使得位于线路后段而尚未轮到的驱动信号输出电路102也会接收到该些时序信号CK1和CK2，因而造成不必要的电流耗损。因此，需要一种可以减少电流耗损的栅极驱动电路。
发明内容
本发明旨在解决上述技术问题。
依照本发明实施例，提出一种栅极驱动电路，包含多个驱动电路单元以及多个开关单元。每一个驱动电路单元按顺序输出多个驱动信号至多条扫描线中，而每一个开关单元则分别介于两相邻的驱动电路单元间，用以导通或阻绝被传送至驱动电路单元的第一时序信号及第二时序信号。其中，每一个开关单元接收由前级的驱动电路单元所输出的驱动信号之一而导通，使得后级的驱动电路单元开始接收第一时序信号及第二时序信号。
依照本发明另一个实施例，提出一种液晶显示装置的栅极驱动电路，包含多个驱动电路单元、时序控制器、时序信号发生器以及多个开关单元。每一个驱动电路单元按顺序输出多个驱动信号之一，以传送至液晶显示装置中相对应的扫描线。时序控制器用于产生参考时序信号，而时序信号发生器则用来接收参考时序信号，并根据参考时序信号而输出第一时序信号及第二时序信号至驱动电路单元中。另外，每一个开关单元则分别介于两相邻的驱动电路单元间，用以导通或阻绝由时序信号发生器所传送的第一时序信号及第二时序信号。
依照本发明另一个实施例，提出一种栅极驱动电路，包含多个驱动电路单元以及时序信号输出单元。每一个驱动电路单元按顺序输出多个驱动信号，且每一驱动信号按顺序传送至相对应的扫描线。时序信号输出单元则针对每一个驱动电路单元分别传送驱动电路单元所对应的时序信号，按顺序控制驱动电路单元。其中，时序信号输出单元一次仅传送时序信号之一至驱动电路单元之一。
依照本发明另一个实施例，提出一种开关单元，包含开关以及触发器电路。开关是用以导通或阻绝传输信号。触发器电路则通过偏压控制且电性耦接于开关，并用以接收触发信号以开启开关而导通传输信号，或接收停止信号以关闭开关而阻绝传输信号。触发器电路包含输入单元、辅助输出单元以及输出单元。其中，输入单元耦接于偏压，并用以接收触发信号或停止信号而输出第一信号。辅助输出单元耦接于偏压以及输入单元，并用以接收第一信号而输出第二信号。输出单元则是耦接于偏压、辅助输出单元以及开关，并用以接收第二信号而输出第三信号以控制开关。
应用本发明的栅极驱动电路可以减少不必要的电流耗损，以节省所需提供的电源。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图的详细说明如下图1是显示一般液晶显示器中栅极驱动电路的示意图；图2是显示依照本发明第一实施例的栅极驱动电路的示意图；
图3是显示一种时序信号的传递情况的时序图；图4是显示图2中开关单元的示意图；图5是显示依照本发明第二实施例的栅极驱动电路的示意图；图6是显示依照本发明第三实施例的栅极驱动电路的示意图；图7A是显示图6中开关单元的示意图；图7B是显示图7A中开关单元的构造的示意图；图8是显示图7B中触发器电路的示意图；图9是显示依照本发明第四实施例的栅极驱动电路的示意图；图10是显示依照本发明第五实施例的栅极驱动电路的示意图；图11是显示另一种时序信号的传递情况的时序图。
其中，附图标记说明如下100、200、500、900栅极驱动电路102驱动信号输出电路210、910驱动电路单元220、920时序信号输出单元222、922时序控制器224a、224b、224c、924时序信号发生器230a、230b、230c开关单元510补偿电路700开关702触发器电路802输入单元804辅助输出单元806输出单元M1～M6晶体管具体实施方式
请参照图2，其是显示依照本发明第一实施例的栅极驱动电路的示意图。此栅极驱动电路200包含多个驱动电路单元210以及多个开关单元230a。在此为了方便说明起见，以四级驱动电路单元210为例，并假设每一级驱动电路单元210均输出N个驱动信号。
在栅极驱动电路200中，每一个驱动电路单元210是包含N个驱动信号输出电路(未显示)，用以按顺序对应输出N个驱动信号至N条扫描线中。每个开关单元230a则分别介于两相邻的驱动电路单元210之间，用以导通或阻绝被传送至驱动电路单元的第一时序信号CK1以及第二时序信号CK2。其中，每个开关单元230a是接收由前级的驱动电路单元210所输出的其中之一驱动信号而导通，使后级的驱动电路单元210得以开始接收时序信号CK1和CK2。
此外，栅极驱动电路200还可以包含时序信号输出单元220，用以传送上述的时序信号CK1和CK2至每个驱动电路单元210中。而时序信号输出单元220还可以包含时序控制器222以及时序信号发生器224a。其中，时序控制器222是用以产生参考时序信号，而时序信号发生器224a则接收此参考时序信号，并根据参考时序信号而产生上述的时序信号CK1和CK2。
另一方面，本发明另一个实施例则提出一种液晶显示装置的栅极驱动电路，包含多个驱动电路单元210、时序控制器222、时序信号发生器224a以及多个开关单元230a。每一个驱动电路单元210包含多个驱动信号输出电路(未显示)，用以按顺序输出多个驱动信号之一至液晶显示装置中相对应的扫描线。时序控制器222用以产生参考时序信号，而时序信号发生器224a则用以接收此参考时序信号，并根据参考时序信号而产生第一时序信号CK1及第二时序信号CK2，以传送至每一个驱动电路单元210中。其中，时序控制器222以及时序信号发生器224a可以制作于印刷电路板组件或基板之上。此外，每个开关单元230a分别介于两相邻的驱动电路单元210之间，用以导通或阻绝由时序信号发生器224a所传送的时序信号CK1和CK2。
以下将通过实施例来举例说明栅极驱动电路200的一种操作方式。首先，第一级驱动电路单元210是由时序信号CK1和CK2所控制。接着，当时序信号发生器224a传送启动信号ST至第一级驱动电路单元210时，第一级驱动电路单元210受到驱动，按顺序输出驱动信号G1…GN至扫描线中，并且将最后输出的驱动信号GN传送至第二级驱动电路单元210中，以驱动第二级驱动电路单元210。
此时，介于第一级和第二级驱动电路单元210之间的开关单元230a，因为接收由第一级驱动电路单元210所输出的其中之一驱动信号，如GN-2，而被导通开启，使第二级驱动电路单元210得以接收时序信号CK1和CK2。接着，在第二级驱动电路单元210受到驱动信号GN的驱动之后，第二级驱动电路单元210再按顺序输出驱动信号GN+1…G2N至扫描线中，并将最后输出的驱动信号G2N传送至第三级驱动电路单元210中，以驱动第三级驱动电路单元210。第三级和第四级驱动电路单元210则按照同样的方法，按顺序输出驱动信号G2N+1…G3N以及G3N+1…G4N。
然后，在最后一级驱动电路单元210输出最后一个驱动信号G4N后，由最后一级驱动电路单元210将驱动信号G4N反馈至时序信号发生器224a，以停止时序信号发生器224a所传送的时序信号CK1和CK2，并等待下一次操作时，再由时序信号发生器224a输出时序信号CK1和CK2。
图3是显示一种时序信号的传递情况的时序图。请参照图2与图3，并以第一时序信号CK1的传输情况为例。首先，时序信号发生器224a会传送第一时序信号CK1至第一级驱动电路单元210中，此时由于第一级开关单元230a仍为关闭状态，因此第一时序信号CK1仅经由节点A传递，并不会经由节点B、C、D。接着，当第一级开关单元230a因为接收由第一级驱动电路单元210所输出的其中之一驱动信号，如GN-2，而被导通开启后，则第一时序信号CK1会经由节点A与B传递。也就是，信号CK1会经由第一级开关单元230a而被传送至第二级驱动电路单元210中。此时，由于第二级开关单元230a仍为关闭状态，因此第一时序信号CK1并不会经由节点C与D传递。而每一级开关单元230a便按照此方式按顺序被导通，将第一时序信号CK1传递至后级的驱动电路单元210。
请参照图4，是显示图2中开关单元的示意图。此开关单元230a是接受Vbias的偏压，并且接收触发信号而开启，使输入的信号能够通过该开启的开关单元230a输出。这里，触发信号是指前级驱动电路单元210所输出的其中之一驱动信号，而输入及输出信号均是指时序信号CK1和CK2。
请参照图5，是显示依照本发明第二实施例的栅极驱动电路的示意图。其中图5与图2最大的不同在于，此栅极驱动电路500还包含多个补偿电路510。每个补偿电路510分别位于各驱动电路单元210之前，用以补偿时序信号CK1和CK2，接着再将补偿后的时序信号CK1和CK2传送至驱动电路单元210中，以避免当时序信号CK1和CK2传送至更后级时，信号强度会逐渐衰减而无法正常操作的问题。
请参照图6，其是显示依照本发明第三实施例的栅极驱动电路的示意图。其中图6与图2最大的不同在于，当最后一级驱动电路单元210输出最后一个驱动信号G4N后，最后一级驱动电路单元210将最后输出的驱动信号G4N反馈至各个开关单元230b，使得每个开关单元230b均因此关闭，以阻绝时序信号CK1和CK2的传递。
请参照图7A，其是显示图6中开关单元的示意图。此开关单元230b与图4中的开关单元230a最大的不同在于，此开关单元230b还用于接收停止信号，使得开关单元230b会因接收停止信号而被关闭，以阻绝时序信号CK1和CK2。
请参照图7B，是显示图7A中开关单元的构造的示意图。开关单元230b包含开关700以及触发器电路702。开关700是用以导通或阻绝所传输的信号，并且可以是NAND逻辑门或传输门。触发器702则接受Vbias的偏压且电性耦接于开关700，并用以接收触发信号以开启开关700而导通所传输的信号，或接收停止信号以关闭开关700而阻绝所传输的信号。在图6中，触发信号是指前级的驱动电路单元210所输出的其中之一驱动信号，停止信号是指由最后一级驱动电路单元210所输出的最后一个驱动信号，而输入及输出信号均是指时序信号CK1和CK2。
请参照图8，其是显示图7B中触发器电路的示意图。触发器电路702包含输入单元802、辅助输出单元804以及输出单元806。输入单元802耦接于偏压Vbias，并用以接收触发信号或停止信号而输出第一信号S1。辅助输出单元804耦接于偏压Vbias以及输入单元802，并用以接收第一信号S1而输出第二信号S2。输出单元806则是耦接于偏压Vbias、辅助输出单元804以及开关700，并用以接收第二信号S2而输出第三信号S3以控制开关700。
输入单元802包含晶体管M1以及晶体管M2。晶体管M1的栅极端用以接收触发信号，其第一源/漏极端耦接于偏压Vbias，其第二源/漏极端用以输出第一信号S1。另外，晶体管M2的栅极端是用以接收停止信号，其第一源/漏极端耦接晶体管M1的第二源/漏极端，并用以输出第一信号S1，而其第二源漏极端则耦接电压源VSS。
辅助输出单元804包含晶体管M3以及晶体管M4。晶体管M3的栅极端与第一源/漏极端耦接于偏压Vbias，而其第二源/漏极端用以输出第二信号S2。另外，晶体管M4的栅极端用以接收第一信号S1，其第一源/漏极端耦接晶体管M3的第二源/漏极端，并用以输出第二信号S2，而其第二源/漏极端则耦接电压源VSS。
另一方面，输出单元806包含晶体管M5以及晶体管M6。晶体管M5的栅极端与第一源/漏极端耦接于偏压Vbias，而其第二源/漏极端用以输出第三信号S3以控制开关700。另外，晶体管M6的栅极端用以接收第二信号S2，其第一源漏极端用以输出第三信号S3，而其第二源/漏极端则耦接电压源VSS。
以下将通过实施例来举例说明触发器电路702的一种操作情况。当触发器电路702接收触发信号时，晶体管M1导通，而晶体管M2关闭，使得输出的第一信号S1为高位准状态。此时，晶体管M3与M4均导通，使得输出的第二信号S2为低位准状态，以致晶体管M6关闭，晶体管M5又为导通，因此输出的第三信号S3为高位准状态，以开启开关700。当触发器电路702接收完短暂的触发信号后，此时触发器电路702不接收任何信号，因此晶体管M1与M2关闭，且第一信号S1维持在高位准状态。此时，晶体管M3与M4也为导通，第二信号S2为低位准状态，以致晶体管M6关闭，晶体管M5又为导通，因此第三信号S3也为高位准状态。接着，当触发器电路702接收停止信号时，晶体管M2导通，而晶体管M1关闭，使得第一信号S1为低位准状态。此时，晶体管M3导通，而晶体管M4关闭，使得第二信号S2为高位准状态，以致晶体管M6导通，晶体管M5又为导通，因此第三信号S3为低位准状态，以关闭开关700。如此一来，便可以通过触发信号或停止信号来决定触发器702电路的输出，进而决定开关单元230b的开启或关闭。
请参照图9，其是显示依照本发明第四实施例的栅极驱动电路的示意图。其中图9与图6最大的不同在于，最后一级驱动电路单元210输出最后一个驱动信号G4N之后，是由时序信号发生器224c传送停止信号至每个开关单元230c，以关闭每个开关单元230c，以阻绝时序信号CK1和CK2的传递。另外，也可以在最后一级驱动电路单元210输出最后一个驱动信号G4N之后，直接由时序信号发生器224c停止输出时序信号CK1和CK2。
请参照图10，是显示依照本发明第五实施例的栅极驱动电路的示意图。此栅极驱动电路900包含多个驱动电路单元910以及时序信号输出单元920。在此为了方便说明起见，同样以四级驱动电路单元910为例，并同样假设每一级驱动电路单元910均输出N个驱动信号。
在栅极驱动电路900中，每个驱动电路单元910包含N个驱动信号输出电路(未显示)，以输出N个驱动信号，且每一个驱动信号按顺序传送至相对应的一条扫描线。此外，时序信号输出单元920针对每个驱动电路单元910，分别传送各驱动电路单元910所对应的时序信号CK1、CK2、CK3和CK4，按顺序控制各个驱动电路单元910。其中，时序信号输出单元920一次仅传送其中之一时序信号至相对应的一个驱动电路单元910。
另外，时序信号输出单元920还可以包括时序控制器922以及时序信号发生器924。时序控制器922是用以产生参考时序信号，而时序信号发生器924则接收此参考时序信号，并根据参考时序信号而输出时序信号CK1、CK2、CK3和CK4。
以下将通过实施例来举例说明栅极驱动电路900的一种操作方式。首先，时序信号发生器924仅输出时序信号CK1，以控制第一级驱动电路单元910。接着，当时序信号发生器924传送启动信号ST至第一级驱动电路单元910时，第一级驱动电路单元910受到驱动，按顺序输出驱动信号G1…GN至扫描线中，并且将最后输出的驱动信号GN传送至第二级驱动电路单元910中，以驱动第二级驱动电路单元910。
此时，时序信号发生器924转换成仅输出时序信号CK2，以控制第二级驱动电路单元910。在第二级驱动电路单元210受到驱动信号GN的驱动之后，第二级驱动电路单元210再按顺序输出驱动信号GN+1…G2N至扫描线中，并将最后输出的驱动信号G2N传送至第三级驱动电路单元210中，以驱动第三级驱动电路单元210。第三级和第四级驱动电路单元210则按照同样的方法，按顺序输出驱动信号G2N+1…G3N以及G3N+1…G4N。
图11是显示另一种时序信号的传递情况的时序图。请参照图10与图11。首先，时序信号发生器924仅输出第一时序信号CK1，并经由节点A传送至第一级驱动电路单元910中。接着，当第一级驱动电路单元910输出驱动信号之后，时序信号发生器924转换成仅输出第二时序信号CK2，并经由节点B传送至第二级驱动电路单元910中。因此，时序信号发生器924便是依此方式按顺序输出相对应的时序信号至各驱动电路单元910。
另外，为了减少栅极驱动电路的反应时间，也即增加液晶显示装置中影像显示的速度，上述依照本发明实施例的栅极驱动电路，均可以制作于玻璃基板上，以增加其反应速度。
由上述本发明的实施例可知，应用本发明的栅极驱动电路可以减少不必要的电流耗损，以节省所需提供的电源。
虽然已经以实施例如上公开了本发明，但是其并非用于限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，可以做出各种变化与修改，因此本发明的保护范围应当以附加的权利要求所界定的为准。
权利要求
1.一种栅极驱动电路，包含多个驱动电路单元，其中每一个所述驱动电路单元按顺序输出多个驱动信号至多条扫描线中；以及多个开关单元，分别介于两相邻的驱动电路单元之间，用以导通或阻绝被传送至所述驱动电路单元的第一时序信号及第二时序信号；其中，每一个所述开关单元接收由前级的驱动电路单元所输出的所述驱动信号之一而导通，使得后级的驱动电路单元开始接收所述第一时序信号及所述第二时序信号。
2.如权利要求1所述的栅极驱动电路，还包含时序信号输出单元，用以传送所述第一时序信号以及所述第二时序信号至所述驱动电路单元中。
3.如权利要求2所述的栅极驱动电路，其中所述时序信号输出单元还包含时序控制器，用以产生参考时序信号；以及时序信号发生器，接收所述参考时序信号，并根据所述参考时序信号而产生所述第一时序信号及所述第二时序信号输出。
4.如权利要求2所述的栅极驱动电路，其中所述时序信号输出单元传送启动信号至所述驱动电路单元中的第一级驱动电路单元，以启动所述第一级驱动电路单元。
5.如权利要求2所述的栅极驱动电路，其中最后一级驱动电路单元是反馈所述驱动信号之一至所述时序信号输出单元，以停止所述时序信号输出单元传送所述第一时序信号及所述第二时序信号。
6.如权利要求2所述的栅极驱动电路，其中在最后一级驱动电路单元输出最后的驱动信号之后，所述时序信号输出单元传送停止信号至每一个所述开关单元，以关闭所述开关单元。
7.如权利要求2所述的栅极驱动电路，其中在最后一级驱动电路单元输出最后的驱动信号之后，所述时序信号输出单元停止传送所述第一时序信号及所述第二时序信号。
8.如权利要求1所述的栅极驱动电路，其中最后一级驱动电路单元是反馈所述驱动信号之一至所述开关单元，以关闭所述开关单元。
9.如权利要求1所述的栅极驱动电路，其中还包含多个补偿电路，分别位于每一个所述驱动电路单元之前，用以补偿所述第一时序信号及所述第二时序信号，再将补偿后的所述第一时序信号及所述第二时序信号传送至每一个所述驱动电路单元中。
10.如权利要求1所述的栅极驱动电路，其中所述栅极驱动电路制作于玻璃基板上。
11.一种液晶显示装置的栅极驱动电路，包含多个驱动电路单元，其中每一个所述驱动电路单元按顺序输出多个驱动信号之一至液晶显示装置中相对应的扫描线；时序控制器，用以产生参考时序信号；时序信号发生器，用以接收所述参考时序信号，并根据所述参考时序信号而输出第一时序信号及第二时序信号至所述驱动电路单元中；以及多个开关单元，分别介于两相邻的驱动电路单元之间，用以导通或阻绝由所述时序信号发生器所传送的所述第一时序信号及所述第二时序信号。
12.如权利要求11所述的栅极驱动电路，其中所述时序信号发生器传送启动信号至所述驱动电路单元中的第一级驱动电路单元，以启动所述第一级驱动电路单元。
13.如权利要求11所述的栅极驱动电路，其中最后一级驱动电路单元是反馈所述驱动信号之一至所述时序信号发生器，以停止所述时序信号发生器传送所述第一时序信号及所述第二时序信号。
14.如权利要求11所述的栅极驱动电路，其中最后一级驱动电路单元是反馈所述驱动信号之一至所述开关单元，以关闭所述开关单元。
15.如权利要求11所述的栅极驱动电路，其中在最后一级驱动电路单元输出最后的驱动信号之后，所述时序信号发生器传送停止信号至每一个所述开关单元，以关闭所述开关单元。
16.如权利要求11所述的栅极驱动电路，其中在最后一级驱动电路单元输出最后的驱动信号之后，所述时序信号发生器停止传送所述第一时序信号及所述第二时序信号。
17.如权利要求11所述的栅极驱动电路，其中所述栅极驱动电路还包含多个补偿电路，分别位于每一个所述驱动电路单元之前，用以补偿所述第一时序信号及所述第二时序信号，再将补偿后的所述第一时序信号及所述第二时序信号传送至每一个所述驱动电路单元中。
18.如权利要求11所述的栅极驱动电路，其中所述时序控制器以及所述时序信号发生器是位于印刷电路板组件或基板上。
19.如权利要求11所述的栅极驱动电路，其中所述栅极驱动电路制作于玻璃基板上。
20.一种栅极驱动电路，包含多个驱动电路单元，其中每一个所述驱动电路单元按顺序输出多个驱动信号，且每一个所述驱动信号按顺序传送至相对应的扫描线；以及时序信号输出单元，针对每一个所述驱动电路单元分别传送所述驱动电路单元所对应的时序信号，按顺序控制所述驱动电路单元；其中，所述时序信号输出单元一次仅传送所述时序信号之一至所述驱动电路单元之一。
21.如权利要求20所述的栅极驱动电路，其中所述时序信号输出单元还包含时序控制器，用以产生参考时序信号；以及时序信号发生器，接收所述参考时序信号，并根据所述参考时序信号而产生所述时序信号输出。
22.如权利要求20所述的栅极驱动电路，其中所述栅极驱动电路制作于玻璃基板上。
23.一种开关单元，包含开关，用以导通或阻绝传输信号；以及触发器电路，通过偏压控制且电性耦接于所述开关，并用以接收触发信号以开启所述开关而导通所述传输信号，或接收停止信号以关闭所述开关而阻绝所述传输信号，所述触发器电路包含输入单元，耦接于所述偏压，并用以接收所述触发信号或所述停止信号而输出第一信号；辅助输出单元，耦接于所述偏压以及所述输入单元，并用以接收所述第一信号而输出第二信号；以及输出单元，耦接于所述偏压、所述辅助输出单元以及所述开关，并用以接收所述第二信号而输出第三信号以控制所述开关。
24.如权利要求23所述的开关单元，其中所述输入单元还包含第一晶体管，所述第一晶体管的栅极端用以接收所述触发信号，所述第一晶体管的第一源/漏极端耦接于所述偏压，所述第一晶体管的第二源/漏极端用以输出所述第一信号；以及第二晶体管，所述第二晶体管的栅极端用以接收所述停止信号，所述第二晶体管的第一源/漏极端耦接所述第一晶体管的第二源/漏极端并用以输出所述第一信号，所述第二晶体管的第二源/漏极端耦接电压源。
25.如权利要求23所述的开关单元，其中所述辅助输出单元还包含第三晶体管，所述第三晶体管的栅极端与第一源/漏极端耦接于所述偏压，所述第三晶体管的第二源/漏极端用以输出所述第二信号；以及第四晶体管，所述第四晶体管的栅极端用以接收所述第一信号，所述第四晶体管的第一源/漏极端耦接所述第三晶体管的第二源/漏极端并用以输出所述第二信号，所述第四晶体管的第二源/漏极端耦接电压源。
26.如权利要求23所述的开关单元，其中所述输出单元还包含第五晶体管，所述第五晶体管的栅极端与第一源漏极端耦接于所述偏压，所述第五晶体管的第二源漏极端用以输出所述第三信号；以及第六晶体管，其中所述第六晶体管的栅极端用以接收所述第二信号，所述第六晶体管的第一源漏极端耦接所述第五晶体管的第二源漏极端并用以输出所述第三信号，所述第六晶体管的第二源漏极端耦接电压源。
27.如权利要求23所述的开关单元，其中所述开关是NAND逻辑门或传输门。
全文摘要
一种栅极驱动电路和开关单元。该栅极驱动电路包含多个驱动电路单元以及多个开关单元。每个驱动电路单元按顺序输出多个驱动信号至多条扫描线中。每个开关单元则分别介于两相邻的驱动电路单元间，用以导通或阻绝被传送至驱动电路单元的第一时序信号及第二时序信号。应用本发明的栅极驱动电路可以减少不必要的电流耗损，以节省所需提供的电源。
文档编号G09G3/36GK1949038SQ20061014939
公开日2007年4月18日 申请日期2006年11月21日 优先权日2006年11月21日
发明者许胜凯 申请人:友达光电股份有限公司