扫描驱动电路及液晶显示面板的制作方法

本发明涉及液晶显示技术领域，尤其涉及一种扫描驱动电路及具有所述扫描驱动电路的液晶显示面板。

背景技术：

本发明涉及Gate Driver On Array(阵列基板行驱动技术，简称GOA)，也就是利用现有薄膜晶体管液晶显示器阵列基板制程将栅极扫描驱动信号电路制作在阵列基板上，实现对栅线逐行扫描的驱动方式的一项技术。

随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到System on Panel(系统面板，简称SOP)的相关技术研究，并逐步成为现实。

如图1所示，为现有技术的GOA电路设计，一般采用Interlace的驱动方式，单边GOA电路需要两条CK信号线，一条STV走线，一条Reset走线，一条VGH和一条VGL走线，一条U2D和一条D2U走线，这种CMOS GOA电路主要由如下几个部分组成：信号输入控制模块100：用于GOA电路的信号输入控制，通过CK信号控制时钟控制反相器，实现上一级Q点信号的传输，进而实现对于本级Q点的锁存；复位模块200：用于电路中信号节点的复位处理；锁存模块300：通过对于时钟控制反相器的控制，实现本级Q点信号的锁存；节点信号处理模块400：通过CK信号与Q点信号的与非处理，产生本级的Gate栅极驱动信号；缓冲处理模块500：用于提高Gate信号的驱动能力。

因此，传统扫描驱动电路设计采用时钟控制反向器和反向器搭配的方式进行锁存单元的设计，需要采用时钟信号进行锁存信号的输入和下拉控制，时钟信号的负载较大，不适合高解析度面板的设计。

综上所述，现有技术的扫描驱动电路存在缺陷，需要提出改进。

技术实现要素：

本发明提供一种扫描驱动电路，改变了原有的由时钟控制反相器组成的锁存电路，以解决现有的扫描驱动电路需要采用时钟信号进行锁存信号的输入和下拉控制，时钟信号的负载较大，不适合高解析度面板的设计的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种扫描驱动电路，包括：级联的多个扫描驱动单元，第N个所述扫描驱动单元包括：

扫描电平信号生成模块，其用于输入第N-1级的扫描信号、第N+1级的扫描信号、以及复位信号，并根据所述第N-1级的扫描信号、所述第N+1级的扫描信号以及复位信号生成扫描电平信号，并对所述扫描电平信号进行锁存操作，所述复位信号还用于对扫描驱动电路进行复位操作；

本级的扫描信号输出模块，其与所述扫描电平信号生成模块连接，用于输入本级的时钟信号，并根据所述扫描电平信号及所述本级的时钟信号输出本级的扫描信号。

根据本发明一优选实施例，所述扫描电平信号生成模块包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管以及或非门控制器；

所述第一开关管与第六开关管的控制端连接所述第N-1级的扫描信号，所述第二开关管与第四开关管的控制端连接所述复位信号，所述第一开关管与第二开关管的第一端接入恒压高电平信号，所述第五开关管与第六开关管的第一端接入恒压低电平信号；

所述第三开关管的第一端连接所述第一开关管的第二端，所述第四开关管的第一端连接所述第五开关管与第六开关管的第二端，所述第三开关管与第五开关管的控制端连接所述扫描电平信号生成模块的输出端；

所述或非门控制器包括第一输入端、第二输入端以及输出端，所述或非门控制器的第一输入端连接所述第二开关管、第三开关管以及第四开关管的第二端，所述或非门控制器的第二输入端连接所述第N+1级的扫描信号；

所述或非门控制器的输出端连接所述扫描电平信号生成模块的输出端。

根据本发明一优选实施例，其中，所述第一开关管、第二开关管及第三开关管为P型薄膜晶体管，所述第四开关管、第五开关管及第六开关管为N型薄膜晶体管，各开关管的第一端对应薄膜晶体管的栅极，第二端对应薄膜晶体管的源极，第三端对应薄膜晶体管的漏极。

根据本发明一优选实施例，其中，所述扫描电平信号生成模块输入的复位信号为低电平。

根据本发明一优选实施例，所述扫描电平信号生成模块包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管以及或非门控制器；

所述或非门控制器包括第一输入端、第二输入端以及输出端，所述或非门控制器的第一输入端连接所述第N-1级的扫描信号，所述或非门控制器的第二输入端连接所述扫描电平信号生成模块的输出端，所述或非门控制器的输出端连接所述第三开关管的控制端；

所述第一开关管的控制端连接所述复位信号，所述第一开关管的第一端连接恒压高电平信号，所述第一开关管的第二端连接所述第二开关管的第一端；

所述第二开关管的控制端连接所述第N+1级的扫描信号，所述第二开关管的第二端连接所述第三开关管的第一端；

所述第四开关管、第五开关管以及第六开关管的第一端连接恒压高电平信号，所述第三开关管、第四开关管、第五开关管以及第六开关管的第二端连接所述扫描电平信号生成模块的输出端；

所述第四开关管的控制端连接所述或非门控制器的输出端，所述第五开关管的控制端连接所述第N+1级的扫描信号，所述第六开关管的控制端连接所述复位信号。

根据本发明一优选实施例，其中，所述第一开关管、第二开关管及第三开关管为N型薄膜晶体管，所述第四开关管、第五开关管及第六开关管为P型薄膜晶体管；各开关管的第一端对应薄膜晶体管的栅极，第二端对应薄膜晶体管的源极，第三端对应薄膜晶体管的漏极。

根据本发明一优选实施例，其中，所述扫描电平信号生成模块输入的复位信号为高电平。

根据本发明一优选实施例，所述本级的扫描信号输出模块包括与非门控制器、第一反向器、第二反向器以及第三反向器；

所述与非门控制器包括第一输入端、第二输入端以及输出端，所述与非门控制器的第一输入端连接所述扫描电平信号生成模块的输出端，所述与非门控制器的第二输入端连接所述本级的时钟信号；

所述第一反向器、第二反向器以及第三反向器依次串联；

所述第一反向器的输入端连接所述与非门控制器的输出端，所述第三反向器的输出端输出本级的扫描信号。

根据本发明一优选实施例，每一扫描驱动单元用于驱动一条扫描线。

依据本发明的上述目的，提出一种液晶显示面板，包括以上的扫描驱动电路。

本发明的有益效果为：相较于现有的扫描驱动电路，本发明的扫描驱动电路改变了原有的由时钟控制反相器组成的锁存电路，采用不带有时钟信号控制的信号输入及锁存模块，有效地降低了时钟信号的负载和电路的功耗；解决了现有技术的GOA电路采用时钟控制反向器和反向器搭配的方式进行锁存单元的设计，需要采用时钟信号进行锁存信号的输入和下拉控制，时钟信号的负载较大，不适合高解析度面板的设计的技术问题。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种现有的扫描驱动电路的结构示意图；

图2为本发明扫描驱动电路的实施例一的结构示意图；

图3为本发明扫描驱动电路的实施例一的时序图；

图4为本发明扫描驱动电路的实施例二的结构示意图；

图5为本发明扫描驱动电路的实施例二的时序图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有技术的扫描驱动电路采用时钟控制反向器和反向器搭配的方式进行锁存单元的设计，需要采用时钟信号进行锁存信号的输入和下拉控制，时钟信号的负载较大，不适合高解析度面板的设计的技术问题，本发明实施例能够解决该缺陷。

本发明提供一种扫描驱动电路，包括级联的多个扫描驱动单元，第N个所述扫描驱动单元包括：扫描电平信号生成模块，其用于输入第N-1级的扫描信号、第N+1级的扫描信号、以及复位信号，并根据所述第N-1级的扫描信号、所述第N+1级的扫描信号以及复位信号生成扫描电平信号，并对所述扫描电平信号进行锁存操作，所述复位信号还用于对扫描驱动电路进行复位操作；本级的扫描信号输出模块，其与所述扫描电平信号生成模块连接，用于输入本级的时钟信号，并根据所述扫描电平信号及所述本级的时钟信号输出本级的扫描信号；恒压低电平源，用于提供恒压低电平信号；恒压高电平源，用于提供恒压高电平信号。

实施例一

参阅图2，为本发明实施例一的扫描驱动电路图。

如图2所示，本实施例的扫描驱动电路，包括扫描电平信号生成模块201以及本级的扫描信号输出模块202。

所述扫描电平信号生成模块201包括：第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5、第六开关管T6以及或非门控制器M1；所述第一开关管T1与第六开关管T6的控制端连接所述第N-1级的扫描信号，所述第二开关管T2与第四开关管T4的控制端连接所述复位信号D1，所述第一开关管T1与第二开关管T2的第一端接入恒压高电平信号VGH，所述第五开关管T5与第六开关管T6的第一端接入恒压低电平信号VGL；所述第三开关管T3的第一端连接所述第一开关管T1的第二端，所述第四开关管T4的第一端连接所述第五开关管T5与第六开关管T6的第二端，所述第三开关管T3与第五开关管T5的控制端连接所述扫描电平信号生成模块201的输出端；所述或非门控制器M1包括第一输入端、第二输入端以及输出端，所述或非门控制器M1的第一输入端连接所述第二开关管T2、第三开关管T3以及第四开关管T4的第二端，所述或非门控制器M1的第二输入端连接所述第N+1级的扫描信号；所述或非门控制器M1的输出端连接所述扫描电平信号生成模块201的输出端。

所述本级的扫描信号输出模块202包括与非门控制器M2、第一反向器F1、第二反向器F2以及第三反向器F3；所述与非门控制器M2包括第一输入端、第二输入端以及输出端，所述与非门控制器M2的第一输入端连接所述扫描电平信号生成模块201的输出端，所述与非门控制器M2的第二输入端连接所述本级的时钟信号CK；所述第一反向器F1、第二反向器F2以及第三反向器F3依次串联；所述第一反向器F1的输入端连接所述与非门控制器M2的输出端，所述第三反向器F3的输出端输出本级的扫描信号Gate(n)。

在本发明实施例中，所述第一开关管T1、第二开关管T2及第三开关管T3为P型薄膜晶体管，所述第四开关管T4、第五开关管T5及第六开关管T6为N型薄膜晶体管，各开关管的第一端对应薄膜晶体管的栅极，第二端对应薄膜晶体管的源极，第三端对应薄膜晶体管的漏极。

本实施例扫描驱动电路在运行时，所述第二开关管T2的控制端输入低电平的复位信号D1，所述第二开关管T2打开，所述第二开关管T2的第一端输入恒压高电平信号VGH，经由所述第二开关管T2的第二端输出，并输入至或非门控制器M1的第一输入端，由于第N+1级的扫描信号Gate(n+1)尚未开启，因此所述或非门控制器M1的第二输入端输入恒压低电平信号VGL，因此，所述或非门控制器M1输出低电平脉冲信号，电路上的Q(N)节点复位为低电平。

所述Q(N)节点将低电平信号输入至所述第三开关管T3及第五开关管T5的控制端，由于所述第三开关管T3为P型薄膜晶体管，所述第五开关管T5为N型薄膜晶体管，因此，所述第三开关管T3打开，所述第五开关管T5关闭，高电平脉冲信号经由所述第三开关管T3的第二端输出，并输入至所述或非门控制器M1的第一输入端，所述Q(N)节点锁存低电平信号。

所述Q(N)节点的低电平脉冲信号输入至所述与非门控制器M2的第一输入端，所述与非门控制器M2的第二输入端输入低电平时钟信号CK，因此，所述与非门控制器M2输出的低电平脉冲信号，经过所述第一反向器F1、第二反向器F2、及第三反向器F3后输出低电平的本级的扫描信号Gate(n)。

当所述第N-1级的扫描信号Gate(n-1)的高电平脉冲信号来临，所述第一开关管T1关闭，所述第六开关管T6打开，高电平的复位信号D1将所述第四开关管T4打开；所述第四开关管T4的第一端输入低电平的脉冲信号，经由所述第四开关管T4的第二端输出，并输入所述第六开关管T6的第一端，最后经由所述第六开关管T6的第二端输出至所述或非门控制器M1的第一输入端，此时，所述第N+1级的扫描信号Gate(n+1)尚未开启，所述或非门控制器M1的第二输入端输入低电平脉冲信号，因此，所述或非门控制器M1的输出高电平脉冲信号，电路上的Q(N)节点复位为高电平。

所述Q(N)节点将高电平信号输入至所述第三开关管T3及第五开关管T5的控制端，由于所述第三开关管T3为P型薄膜晶体管，所述第五开关管T5为N型薄膜晶体管，因此，所述第三开关管T3关闭，所述第五开关管T5打开，低电平的脉冲信号经由所述第五开关管T5以及第四开关管T4输出，并输入至所述或非门控制器M1的第一输入端，所述Q(N)节点锁存高电平信号。

所述Q(N)节点的高电平脉冲信号输入至所述与非门控制器M2的第一输入端，所述与非门控制器M2的第二输入端输入高电平时钟信号CK，因此，所述与非门控制器M2输出的高电平脉冲信号，经过所述第一反向器F1、第二反向器F2及第三反向器F3后输出高电平的本级扫描信号。

参阅图3，为本发明实施例一的扫描驱动电路的时序图。

如图3所示，本实施例的扫描驱动电路的时序为：首先，在级传信号输入之前，向电路输入低电平复位信号D1从而本电路进行复位处理，电路上的Q(N)节点复位为低电平，本级的扫描信号Gate(n)为低电平；当所述第N-1级的扫描信号Gate(n-1)的高电平脉冲信号来临时，本级的Q(N)节点被充电至高电平，之后通过锁存电路锁存Q(N)节点的高电平信号；当与非门控制器M2输入高电平的时钟信号CK时，本级的扫描信号Gate(n)输出高电平信号，即产生本级的栅极驱动信号；当第N+1级的扫描信号Gate(n+1)的高电平脉冲信号来临时，Q(N)节点本充电至低电平，之后，Q(N)节点一直锁存低电平信号，本级的扫描信号Gate(n)信号维持稳定的低电平输出。

实施例二

如图4所示，本实施例的扫描驱动电路，包括扫描电平信号生成模块401以及本级的扫描信号Gate(n)输出模块402。

所述扫描电平信号生成模块401包括：第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5、第六开关管T6以及或非门控制器M1；所述或非门控制器M1包括第一输入端、第二输入端以及输出端，所述或非门控制器M1的第一输入端连接所述第N-1级的扫描信号Gate(n-1)，所述或非门控制器M1的第二输入端连接所述扫描电平信号生成模块401的输出端，所述或非门控制器M1的输出端连接所述第三开关管T3的控制端；所述第一开关管T1的控制端连接所述复位信号D1，所述第一开关管T1的第一端连接恒压高电平信号VGH，所述第一开关管T1的第二端连接所述第二开关管T2的第一端；所述第二开关管T2的控制端连接所述第N+1级的扫描信号Gate(n+1)，所述第二开关管T2的第二端连接所述第三开关管T3的第一端；所述第四开关管T4、第五开关管T5以及第六开关管T6的第一端连接恒压高电平信号VGH，所述第三开关管T3、第四开关管T4、第五开关管T5以及第六开关管T6的第二端连接所述扫描电平信号生成模块401的输出端；所述第四开关管T4的控制端连接所述或非门控制器M1的输出端，所述第五开关管T5的控制端连接所述第N+1级的扫描信号Gate(n+1)，所述第六开关管T6的控制端连接所述复位信号D1。

所述本级的扫描信号Gate(n)输出模块402包括与非门控制器M2、第一反向器F1、第二反向器F2以及第三反向器F3；所述与非门控制器M2包括第一输入端、第二输入端以及输出端，所述与非门控制器M2的第一输入端连接所述扫描电平信号生成模块401的输出端，所述与非门控制器M2的第二输入端连接所述本级的时钟信号CK；所述第一反向器F1、第二反向器F2以及第三反向器F3依次串联；所述第一反向器F1的输入端连接所述与非门控制器M2的输出端，所述第三反向器F3的输出端输出本级的扫描信号Gate(n)。

在本发明实施例中，所述第一开关管T1、第二开关管T2及第三开关管T3为N型薄膜晶体管，所述第四开关管T4、第五开关管T5及第六开关管T6为P型薄膜晶体管；各开关管的第一端对应薄膜晶体管的栅极，第二端对应薄膜晶体管的源极，第三端对应薄膜晶体管的漏极。

本实施例扫描驱动电路在运行时，所述第六开关管T6的控制端输入高电平的复位信号D1，所述第六开关管T6打开，所述第六开关管T6的第一端输入低电平脉冲信号，经由所述第六开关管T6的第二端输出至所述Q(N)节点，电路上的Q(N)节点复位为低电平。

所述Q(N)节点将低电平信号输入至所述或非门控制器M1的第二输入端，此时所述或非门控制器M1的第一输入端输入低电平的第N-1级的扫描信号Gate(n-1)，因此，所述或非门控制器M1输出高电平脉冲信号，所述第四开关管T4打开，恒压低电平信号VGL经由所述第四开关管T4输出至所述Q(N)节点，所述Q(N)节点锁存低电平信号。

所述Q(N)节点的低电平脉冲信号输入至所述与非门控制器M2的第一输入端，所述与非门控制器M2的第二输入端输入高电平时钟信号CK，因此，所述与非门控制器M2输出高电平脉冲信号，经过所述第一反向器F1、第二反向器F2、及第三反向器F3后输出低电平的本级扫描信号。

所述第一开关管T1的控制端输入低电平的复位信号D1，所述第一开关管T1打开，所述第N+1级的扫描信号Gate(n+1)尚未开启，因此所述第二开关管T2的控制端输入低电平的脉冲信号，所述第二开关管T2打开，所述或非门控制器M1的第一输入端输入高电平的脉冲信号，因此所述或非门控制器M1的输出端输出低电平的脉冲信号，所述第三开关管T3打开，所述第一开关管T1输入恒压高电平信号VGH，然后经由所述第二开关管T2、第三开关管T3输出至所述Q(N)节点，此时电路上的Q(N)节点为高电平。

所述Q(N)节点将高电平信号输入至所述或非门控制器M1的第二输入端，此时所述或非门控制器M1的第一输入端输入高电平的第N-1级的扫描信号Gate(n-1)，因此，所述或非门控制器M1输出低电平脉冲信号，所述第三开关管T3维持打开，恒压高电平信号VGH经由所述第一开关管T1、第二开关管T2及第三开关管T3输出至所述Q(N)节点，所述Q(N)节点锁存高电平信号。

所述Q(N)节点的高电平脉冲信号输入至所述与非门控制器M2的第一输入端，所述与非门控制器M2的第二输入端输入高电平时钟信号CK，因此，所述与非门控制器M2输出低电平脉冲信号，经过所述第一反向器F1、第二反向器F2、及第三反向器F3后输出高电平的本级的扫描信号Gate(n)。

参阅图5，为本发明实施例二的扫描驱动电路的时序图。

如图5所示，本实施例的扫描驱动电路的时序为：首先，在级传信号输入之前，向电路输入高电平的复位信号D1从而本电路进行复位处理，电路上的Q(N)节点复位为低电平，本级的扫描信号Gate(n)为低电平；当所述第N-1级的扫描信号Gate(n-1)的高电平脉冲信号来临时，本级的Q(N)节点被充电至高电平，之后通过锁存电路锁存Q(N)节点的高电平信号；当与非门控制器M2输入高电平的时钟信号CK时，本级扫描信号输出高电平信号，即产生本级的栅极驱动信号；当第N+1的高电平脉冲信号来临时，Q(N)节点本充电至低电平，之后，Q(N)节点一直锁存低电平信号，Gate(n)信号维持稳定的低电平输出。

依据本发明的上述目的，提出一种液晶显示面板，包括以上的扫描驱动电路。

本优选实施例的液晶显示面板的工作原理跟上述优选实施例的扫描驱动电路的工作原理一致，具体可参考上述优选实施例的扫描驱动电路的工作原理，此处不再做赘述。

本发明的有益效果为：相较于现有的扫描驱动电路，本发明的扫描驱动电路改变了原有的由时钟控制反相器组成的锁存电路，采用不带有时钟信号CK控制的信号输入及锁存模块，有效地降低了时钟信号CK的负载和电路的功耗；解决了现有技术的GOA电路采用时钟控制反向器和反向器搭配的方式进行锁存单元的设计，需要采用时钟信号CK进行锁存信号的输入和下拉控制，时钟信号CK的负载较大，不适合高解析度面板的设计的技术问题。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。