发光显示面板的制作方法

相关申请的交叉引用

本申请要求于2019年11月12日提交的韩国专利申请no.10-2019-0144210的权益，由此通过引用将该韩国专利申请并入，就如同在此完全阐述该韩国专利申请一样。

本公开涉及一种发光显示面板。

背景技术：

由于发光显示装置通过使用自发光器件来显示图像，因此发光显示装置具有快速的响应时间、低的功耗和良好的视角，并且因此作为下一代装置而受到了更多的关注。

构成发光显示装置的发光显示面板的多个像素中的每个像素包括像素驱动电路。像素驱动电路以基于数据电压的驱动晶体管的开关为基础来控制从驱动电源流向发光器件的电流的电平，从而允许发光器件发光。因此，发光显示装置显示特定图像。

在发光显示面板中，在每个像素的发光器件中流动的电流可以基于由工艺偏差引起的驱动晶体管的阈值电压的偏差而变化。因此，即使在将相同的数据电压供应给发光显示面板的像素驱动电路时，从驱动晶体管输出的电流对于每个像素也可能变化，并且由于此，可能无法实现均匀的图像质量。因此，在每个像素驱动电路中都包括用于补偿驱动晶体管的阈值电压的内部补偿电路。

近来，应用于移动电子设备、虚拟图像显示装置或头戴式显示装置的发光显示面板的分辨率逐渐提高。随着发光显示面板的分辨率逐渐提高，每个像素的尺寸逐渐减小。因此，难以在像素中形成(或放置)包括内部补偿电路的像素驱动电路，并且由于此，难以制造高分辨率的发光显示面板。

技术实现要素：

因此，本公开旨在提供一种发光显示面板，该发光显示面板基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。

本公开的一方面旨在提供一种发光显示面板，其中，构成像素驱动电路的多个晶体管被分开地设置在不同的层。

本公开的另外的优势和特征将在下面的描述中部分地阐述，并且在阅读以下内容后对于本领域的普通技术人员将变得显而易见，或者可以从本公开的实践中获悉。通过在书面描述及其权利要求书以及附图中特别指出的结构，可以实现和获得本公开的优点。

为了实现这些以及其他技术优势，并且根据本公开的目的，如在本文中具体体现和广泛描述的，提供了一种包括多个像素的发光显示面板，其中多个像素中的每个像素包括：第一像素电路层，其包括构成像素驱动电路的第一像素电路；设置在第一像素电路层上的第二像素电路层，第二像素电路层包括构成像素驱动电路的第二像素电路；设置在第二像素电路层上的第三像素电路层，第三像素电路层包括构成像素驱动电路的第三像素电路；设置在第三像素电路层上的第四像素电路层，第四像素电路层包括构成像素驱动电路的第四像素电路；以及设置在第四像素电路层上的发光器件层，发光器件层包括电连接到第四像素电路的发光器件。在第一像素电路层中包括用于控制流向发光器件的电流的量的驱动晶体管，并且在第三像素电路层中包括用于存储驱动晶体管的阈值电压的电容器。

应当理解，本公开的前述概述和以下具体实施方式都是说明性的，并且旨在提供对所要求保护的本公开的进一步解释。

附图说明

附图被包括以提供对本公开的进一步理解并且被并入本申请中并构成本申请的一部分，附图示出了本公开的实施例，并且与说明书一起用于解释本公开的原理。在附图中：

图1是示意地示出应用了根据本公开的实施例的发光显示面板的发光显示装置的示图；

图2是应用于根据本公开的发光显示面板的像素的实施例的电路图；

图3是示出图2所示的像素的层结构的截面图；

图4是示出图3所示的每层的电路构造的示图；

图5是示出将应用于本公开的第一像素电路层、第二像素电路层、第三像素电路层和第四像素电路层彼此耦合的示例的截面图；

图6是示出图2所示的第一像素电路的示图；

图7是示出包括图6所示的第一像素电路的第一像素电路层的布局的示图；

图8是沿图7所示的线a-a’截取的截面图；

图9是示出图2所示的第二像素电路的示图；

图10是示出包括图9所示的第二像素电路的第二像素电路层的布局的示图；

图11是沿图10所示的线b-b’截取的截面图；

图12是示出图2所示的第三像素电路的示图；

图13是示出包括图12所示的第三像素电路的第三像素电路层的布局的示图；

图14是沿图13所示的线c-c’截取的截面图；

图15是示出图2所示的第四像素电路的示图；

图16是示出包括图15所示的第四像素电路的第四像素电路层的布局的示图；以及

图17是沿图16所示的线d-d’截取的截面图。

具体实施方式

现在将详细参考本公开的实施例，其示例在附图中示出。在所有附图中，将尽可能使用相同的附图标记表示相同或相似的部件。

通过参考附图描述的以下实施例，将阐明本公开的优点和特征及其实施方法。然而，本公开可以以不同的形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。

在附图中公开的用于描述本公开的实施例的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。贯穿全文，相似的参考标号指代相似的元件。在以下描述中，当确定相关的已知功能或构造的详细描述不必要地使本公开的要点难以理解时，将省略该详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部分，除非使用“仅”。除非相反地指出，否则单数形式的术语可以包括复数形式。

在解释元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。

在描述位置关系时，例如，当将两个部分之间的位置关系描述为“上”、“之上”、“下”和“旁边”时，一个或多个其他部分可以设置于这两个部分之间，除非使用“仅”或“直接”。

在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可以包括不连续的情况，除非使用“仅”或“直接”。

将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

在描述本公开的元件时，可以使用诸如第一、第二、a、b、(a)、(b)等的术语。这样的术语仅用于将相应的元件与其他元件区分开，并且相应的元件在其本质、顺序或优先级方面不受这些术语的限制。将理解的是，当元件或层被称为在另一元件或层“上”或“连接到”另一元件或层时，其可以直接在另一元件或层上或直接连接到另一元件或层，或者可以存在中间元件或层。而且，应当理解，当一个元件设置在另一元件上或下时，这可以表示其中元件被设置为彼此直接接触的情况，但是也可以表示元件被设置为不彼此直接接触。

术语“至少一个”应被理解为包括相关联列出的元件中的一个或多个的任何和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”的含义表示从第一元件、第二元件和第三元件中的两个或更多个提出的所有元件的组合、以及第一元件、第二元件或第三元件。

本领域技术人员可以充分理解，本公开的各个实施例的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作并且在技术上被驱动。本公开的实施例可以彼此独立地执行，或者可以以相互依赖的关系一起执行。

图1是示意性地示出了应用根据本公开的实施例的发光显示面板的发光显示装置的示图。

如图1所示，应用了根据本公开的实施例的发光显示面板的发光显示装置可以包括发光显示面板100、栅极驱动器200、数据驱动器300和时序控制器400。

发光显示面板100可以包括基板、限定在基板上的显示区域aa和与显示区域aa相邻的非显示区域ia。

基板可以是基础基板(或基础层)，并且可以包括塑料或玻璃材料。根据实施例的基板可以具有平坦的四边形形状、其中每个拐角部分以一定曲率半径圆化的四边形形状、或者包括至少七个侧面的非四边形形状。在此，具有非四边形形状的基板可以包括至少一个突出部分或至少一个凹口部分。

根据实施例的基板可以包括有色的聚酰亚胺材料。例如，包括聚酰亚胺材料的基板可以通过固化聚酰亚胺树脂而形成，该聚酰亚胺树脂被涂覆为在相对厚的载体基板中设置的剥离层的前表面上具有一定厚度。在这种情况下，可以通过激光剥离工艺将剥离层剥离来使载体基板与基板分开。根据实施例的基板可以还包括背板，该背板相对于厚度方向z耦合到基板的后表面。背板可以将基板保持在平坦状态。根据实施例的背板可以包括塑料材料，并且例如可以包括聚对苯二甲酸乙二醇酯。可以将背板层合在与载体基板分开的基板的后表面上。

根据另一实施例，基板可以是柔性玻璃基板。例如，包括玻璃材料的基板可以是厚度为100μm或更小的薄玻璃基板，或者可以是通过在制造过程完成之后执行的基板蚀刻工艺被蚀刻为具有100μm或更小的厚度的载体玻璃基板。

可以在显示区域aa中提供多个初始化电压线ivl、多个扫描控制线scl、多个发射控制线ecl、多个数据线dl、多个像素驱动电压线pl、公共电极层和多个像素p。

多个初始化电压线ivl可以在与第一方向x相交的第二方向y上延伸长度，并且可以在第一方向x上彼此分开。这里，第一方向x可以是与基板的宽度方向平行的方向，并且第二方向y可以是与基板的长度方向平行的方向。但是，本公开不限于此，并且第一方向x可以是与基板的长度方向平行的方向，并且第二方向y可以是与基板的宽度方向平行的方向。多个初始化电压线ivl中的每一个可以将从数据驱动器300或电源电路供应的初始化电压传输到多个像素中的对应像素。

多个扫描控制线scl可以在第一方向x上延伸长度，并且可以分别设置为邻近于多个发射控制线ecl。多个扫描控制线scl中的每一个可以将从栅极驱动器200供应的扫描控制信号传输到多个像素中的对应像素。

多个发射控制线ecl可以在第一方向x上延伸长度，并且可以设置为平行于多个扫描控制线scl。多个发射控制线ecl中的每一个可以将从栅极驱动器200供应的发射控制信号传输到多个像素中的对应像素。

多个数据线dl可以在第二方向y上延伸长度，并且可以在第一方向x上彼此分开。多个数据线dl中的每一个可以将从数据驱动器300供应的数据电压传输到多个像素中的对应像素。

多个像素驱动电压线pl可以分别设置为与多个数据线dl平行。多个像素驱动电压线pl中的每一个可以将从数据驱动器300或电源电路供应的像素驱动电压传输到多个像素中的对应像素。

根据实施例的多个像素驱动电压线pl中的每一个可以被设置为对应于在第一方向x上彼此相邻设置的两个像素。也就是说，可以将一个像素驱动电压线pl设置为被在第一方向x上彼此相邻设置的两个像素共享。

公共电极层可以设置在整个显示区域aa中。公共电极层可以将从数据驱动器300或电源电路供应的公共电压vss传输到多个像素。电连接到公共电极层的至少一个公共电源线可以设置在显示区域aa中。

多个像素p中的每一个可以设置在显示区域aa中限定的像素区域中，并且可以电连接到对应的初始化电压线ivl、对应的扫描控制线scl、对应的发射控制线ecl、对应的数据线dl、像素驱动电压线pl和公共电极层，它们穿过像素区域或设置在像素区域附近。

在这种情况下，为了实施具有高分辨率的发光显示面板100，可以将扫描控制线scl和发射控制线ecl中的每一个设置为穿过或经过像素区域，并且初始化电压线ivl、数据线dl和像素驱动电压线pl中的每个可以设置在像素区域的外部部分。而且，在第一方向x上彼此相邻设置的两个像素可以具有关于像素驱动电压线pl的对称结构。

根据实施例的像素p在显示区域aa中可以设置为条纹结构。在这种情况下，一个单位像素可以包括红色像素、绿色像素和蓝色像素，并且此外，可以还包括白色像素。

根据另一实施例，像素p可以设置为在显示区域aa中具有pentile结构。在这种情况下，一个单位像素可以包括至少一个红色像素、至少两个绿色像素和至少一个蓝色像素，它们被布置为一维地具有多边形形状。例如，可以设置具有pentile结构的一个单位像素，使得一个红色像素、两个绿色像素和一个蓝色像素布置为一维地具有八边形形状，并且在这种情况下，蓝色像素可以包括具有相对最大尺寸的开口区域(或发射区域)，并且绿色像素可以包括具有相对最小尺寸的开口区域。

多个像素p中的每一个可以以初始化周期、采样周期和发射周期的顺序操作，以发射具有与通过对应的数据线dl供应的数据电压相对应的亮度的光。

在一些实施例中，非显示区域ia可以沿着基板的边缘设置以围绕显示区域aa。非显示区域ia的一个非显示区域可以包括焊盘部分。

焊盘部分可以设置在基板的一个非显示区域中，并且可以在第二方向y上电连接到设置在显示区域aa中的线。而且，焊盘部分可以电连接到数据驱动器300。

时序控制器400可以基于发光显示面板100的驱动来对齐输入视频数据idata以生成像素数据pdata，基于时序同步信号tss来生成数据控制信号dcs，并向数据驱动器300提供像素数据pdata和数据控制信号dcs。

时序控制器400可以基于时序同步信号tss生成包括栅极起始信号和多个栅极移位时钟的栅极控制信号gcs，并且可以将栅极控制信号gcs提供给栅极驱动器200。可以经由焊盘部分将栅极控制信号gcs提供给栅极驱动器200。

数据驱动器300可以经由焊盘部分连接到设置在发光显示面板100中的多个数据线dl。数据驱动器400可以通过使用数据控制信号dcs和从时序控制器400提供的多个参考伽马电压将像素数据pdata转换为模拟数据电压，并且可以将转换后的数据电压提供给对应的数据线dl。

栅极驱动器200可以基于从控制器400提供的栅极控制信号gcs生成分别对应于多个像素p中的每一个的初始化周期、采样周期和发射周期的初始化控制信号、扫描控制信号和发射控制信号，并且可以向多个像素p提供初始化控制信号、扫描控制信号和发射控制信号。

根据实施例的栅极驱动器200可以生成具有相同周期和顺序移动的相位的发射控制信号，并且可以将发射控制信号供应给多个发射控制线ecl。

根据实施例的栅极驱动器200可以通过制造每个像素p的薄膜晶体管(tft)的过程设置在基板的左非显示区域和/或右非显示区域中。

例如，栅极驱动器200可以设置在基板的左非显示区域中，并且可以基于单馈送方法将发射控制信号供应到每个发射控制线ecl的一端。

作为另一示例，栅极驱动器200可以设置在基板的左非显示区域和右非显示区域中的每个中，并且可以基于双馈送方法将发射控制信号供应到每个发射控制线ecl的两端。

图2是应用于根据本公开的发光显示面板的像素的实施例的电路图，图3是示出图2所示的像素的层结构的截面图，并且图4是示出图3所示的每一层的电路构造的示图。

如图2至图4所示，应用于根据本公开的发光显示面板的像素p可以包括：像素驱动电路层150，其包括像素驱动电路pdc；以及发光器件层170，其包括电连接到像素驱动电路pdc的发光器件ed。

像素驱动电路层150可以包括：第一像素电路层110，其包括第一像素电路pcl；第二像素电路层120，其包括第二像素电路pc2；第三像素电路层130，其包括第三像素电路pc3；以及第四像素电路层140，其包括第四像素电路pc4。

首先，根据实施例的第一像素电路层110可以包括基板110、第一像素电路pc1、用于将数据电压传输到第一像素电路pc1的数据线dl和用于将第n扫描控制信号传输到第一像素电路pc1的第n扫描控制线scl(n)。

如上所述，基板10可以包括塑料或玻璃材料。

数据线dl可以平行于第二方向y设置在像素p的一个边缘。根据实施例的数据线dl可以设置在像素p的一个边缘以与一维地设置在第一像素电路层110中的第n扫描控制线scl(n)重叠或不重叠。例如，数据线dl可以设置在像素p的一个边缘处，以与设置在第一像素电路层110中的第n扫描控制线scl(n)重叠。

第n扫描控制线scl(n)可以设置在像素p中，并且可以与发射控制线ecl分开并与之平行。根据实施例的第n扫描控制线scl(n)可以设置在像素p中，以与一维地设置在第二像素电路层120中的发射控制线ecl重叠或不重叠。

第一像素电路pc1可以通过使用通过数据线dl供应的数据电压来控制流向发光器件ed的电流的量。

根据实施例的第一像素电路pc1可以包括第三晶体管t3和驱动晶体管tdr，第三晶体管t3包括连接到第n扫描控制线scl(n)的栅极和连接到数据线dl的第一端子，驱动晶体管tdr包括连接到第三晶体管t3的第二端子的第一端子。

可以基于通过第n扫描控制线scl(n)供应的第n扫描控制信号来导通或截止第三晶体管t3。当第三晶体管t3导通时，通过数据线dl供应的数据电压可以被充电到电容器c中。

根据实施例的第三晶体管t3可以包括连接到第n扫描控制线scl(n)的栅极、通过第一节点n1连接到驱动晶体管tdr的第一端子的第二端子和连接到数据线dl的第一端子。在下面的描述中，在应该将第一晶体管t1至第六晶体管t6的栅极彼此区分开的情况下，这些栅极可以被称为第一栅电极至第六栅电极。而且，驱动晶体管tdr的栅极可以被称为驱动栅电极。然而，在不需要区分栅极的情况下，第一晶体管t1至第六晶体管t6的栅极中的每一个可以简称为栅极。

驱动晶体管tdr可以基于通过数据线dl供应的数据电压将与栅极-源极电压相对应的电流传输至发光器件ed。

根据实施例的驱动晶体管tdr可以包括通过第一节点n1连接到第三晶体管t3的第二端子的第一端子、连接到第二像素电路层120中包括的第四晶体管t4和第四像素电路层140中包括的第二晶体管t2的第二端子、以及连接到第三像素电路层130中包括的第六晶体管t6和电容器c的栅极。

驱动晶体管tdr的第一端子可以是源电极，并且其第二端子可以是漏电极。驱动晶体管tdr可以基于其栅极-源极电压而导通，因此，基于数据电压的与栅极-源极电压相对应的电流可以在第一晶体管t1、驱动晶体管tdr、第二晶体管t2和发光器件ed中流动。

第三晶体管t3和驱动晶体管tdr中的每一个可以包括半导体层，半导体层包括非晶硅材料、多晶硅材料或氧化物半导体材料，并且第三晶体管t3和驱动晶体管tdr中的每一个可以是包括掺杂有p型杂质的半导体层的p型tft，但不限于此，并且可以是包括掺杂有n型杂质的半导体层的n型tft。也就是说，在图2中，示出了包括多个p型tft的像素驱动电路pdc，但是像素驱动电路pdc可以包括多个n型tft。

多晶硅材料关于强偏置应力可以具有良好的可靠性，并且可以具有高的电子迁移率。因此，根据实施例的第三晶体管t3和驱动晶体管tdr中的每个可以包括p型tft，该p型tft包括半导体层，该半导体层包括掺杂有p型杂质的多晶硅材料。

第三晶体管t3和驱动晶体管tdr中包括的材料的特征可以应用于第一晶体管t1、第二晶体管t2和第四至第六晶体管t4至t6的全部。

第二，第二像素电路层120可以设置在第一像素电路层110的顶表面(或表面)。根据实施例的第二像素电路层120可以包括第二像素电路pc2，用于将发射控制信号传输到第二像素电路pc2的发射控制线ecl和用于将第n扫描控制信号传输到第二像素电路pc2的第n扫描控制线scl(n)。

发射控制线ecl可以平行于第一方向x设置在像素p中。

第n扫描控制线scl(n)可以设置在像素p中，以与发射控制线ecl分开并平行。特别地，第二像素电路层120中包括的第n扫描控制线scl(n)可以通过第一扫描连接线电连接到第一像素电路层110中包括的第n扫描控制线scl(n)。在这种情况下，第一扫描连接线可以设置在显示区域aa中，并且此外，可以设置在非显示区域ia中。另外，可以仅在非显示区域ia中设置至少一个第一扫描连接线，可以仅在显示区域aa中设置至少一个第一扫描连接线，并且可以仅在显示区域aa和非显示区域ia中设置至少两个第一扫描连接线。

第二像素电路pc2可以将通过数据线dl供应的数据电压充电到电容器c中。

根据实施例的第二像素电路pc2可以包括：第一晶体管tl，其包括连接到像素驱动电压线pl的第一端子、通过第一节点n1连接到第三晶体管t3的第二端子和驱动晶体管tdr的第一端子的第二端子、以及连接到发射控制线ecl的栅极；以及第四晶体管t4，其包括连接到第n扫描控制线scl(n)的栅极、连接到驱动晶体管tdr的栅极和电容器c的第二电极的第一端子、以及通过第二节点n2连接到驱动晶体管tdr的第二端子和第二晶体管t2的第一端子的第二端子。

第一晶体管t1可以基于通过发射控制线ecl供应的发射控制信号而导通或截止。当第一晶体管t1导通时，可以将电流供应给驱动晶体管tdr。

根据实施例的第一晶体管tl可以包括连接到发射控制线ecl的栅极、连接到像素驱动电压线pl的第一端子、以及连接到驱动晶体管tdr的第一端子的第二端子。第一晶体管t1的第二端子可以连接到第三晶体管t3的第二端子。

第四晶体管t4可以基于通过第n扫描控制线scl(n)供应的第n扫描控制信号而导通或截止。当第四晶体管t4导通时，通过数据线dl、第三晶体管t3和驱动晶体管tdr供应的数据电压可以被充电到电容器c中。

根据实施例的第四晶体管t4可以包括连接到第n扫描控制线scl(n)的栅极、连接到驱动晶体管tdr的栅极的第一端子、以及连接到驱动晶体管tdr的第二端子的第二端子。第四晶体管t4的第一端子可以连接到第六晶体管t6的第二端子和电容器c的第二电极。而且，第四晶体管t4的第二端子可以连接到第二晶体管t2的第一端子。

第三，第三像素电路层130可以设置在第二像素电路层120的顶表面(或表面)。

根据实施例的第三像素电路层130可以包括第三像素电路pc3、用于将第n-1扫描控制信号传输到第三像素电路pc3的第n-1扫描控制线scl(n-1)、用于将初始化电压传输至第三像素电路pc3的初始化电压线ivl、用于将第n扫描控制信号传输至第三像素电路pc3的第n扫描控制线scl(n)。

第n-1扫描控制线scl(n-1)可以设置在像素p中，以与发射控制线ecl和第n扫描控制线scl(n)分开并平行。根据实施例的第n-1扫描控制线scl(n-1)可以设置在像素p中以与一维地设置在第二像素电路层120中的发射控制线ecl重叠或不重叠，并且可以设置像素p中以与设置在第一像素电路层110中的第n扫描控制线scl(n)重叠。

初始化电压线ivl可以与数据线dl平行地设置在像素p中。通过初始化电压线ivl供应的初始化电压可以初始化电容器c、驱动晶体管tdr的栅极和发光器件ed。

包括在第三像素电路层130中的第n扫描控制线scl(n)可以通过第二扫描连接线电连接到包括在第二像素电路层120中的第n扫描控制线scl(n)。在这种情况下，第二扫描连接线可以设置在显示区域aa中，并且此外，可以设置在非显示区域ia中。另外，可以仅在非显示区域ia中设置至少一个第二扫描连接线，可以仅在显示区域aa中设置至少一个第二扫描连接线，并且可以仅在显示区域aa和非显示区域ia中设置至少两个第二扫描连接线。

第三像素电路pc3可以初始化电容器c和驱动晶体管tdr的栅极。

根据实施例的第三像素电路pc3可以包括：第六晶体管t6，第六晶体管t6包括连接到初始化电压线ivl的第一端子、连接到驱动晶体管tdr的栅极的第二端子以及连接到第n-1扫描控制线scl(n-1)的栅极；第五晶体管t5，第五晶体管t5包括连接到第n扫描控制线scl(n)的栅极和连接到初始化电压线ivl的第一端子；以及电容器c，电容器c包括连接到像素驱动电压线pl的第一电极和连接到第六晶体管t6的第二端子的第二电极。

第六晶体管t6可以基于通过第n-1扫描控制线scl(n-1)供应的第n-1扫描控制信号而导通或截止。当第六晶体管t6导通时，可以通过经由初始化电压线ivl和第六晶体管t6供应的初始化电压来初始化第三节点n3。

根据实施例的第六晶体管t6可以包括连接到初始化电压线ivl和第五晶体管t5的第一端子的第一端子、连接到电容器c的第二电极、第四晶体管t4的第一端子、和驱动晶体管tdr的栅极的第二端子、以及连接到第n-1扫描控制线slc(n-1)的栅极。第六晶体管t6的第一端子可以连接到初始化电压线ivl和第五晶体管t5的第一端子。第六晶体管t6的第二端子可以连接到电容器c的第二电极、第四晶体管t4的第一端子和驱动晶体管tdr的栅极。

第五晶体管t5可以基于通过第n扫描控制线scl(n)供应的第n扫描控制信号而导通或截止。当第五晶体管t5导通时，发光器件ed可以通过经由初始化电压线ivl和第五晶体管t5供应的初始化电压来初始化。

根据实施例的第五晶体管t5可以包括连接到第n扫描控制线scl(n)的栅极、连接到初始化电压线ivl的第一端子、以及连接到发光器件ed的第二端子。第五晶体管t5的第一端子也可以连接到第六晶体管t6的第一端子。第五晶体管t5的第二端子可以连接到第二晶体管t2的第二端子和发光器件ed。

如上所述，电容器c可以存储通过数据线dl供应的数据电压。另外，电容器c可以存储通过初始化电压线ivl供应的初始化电压。另外，电容器c可以存储驱动晶体管tdr的阈值电压。也就是说，电容器c可以感测驱动晶体管tdr的阈值电压的变化并且可以存储阈值电压，以用于执行补偿阈值电压的变化的内部补偿功能。

根据实施例的电容器c的第一电极可以连接到第一晶体管tl的第一端子和像素驱动电压线pl。

电容器c的第二电极可以连接到第三节点n3。也就是说，电容器c的第二电极可以连接到驱动晶体管tdr的栅极、第四晶体管t4的第一端子和第六晶体管t6的第二端子。

第四，第四像素电路层140可以设置在第三像素电路层130的顶表面(或表面)。

根据实施例的第四像素电路层140可以包括第四像素电路pc4和用于将发射控制信号传输到第四像素电路pc4的发射控制线ecl。

发射控制线ecl可以平行于第一方向x设置在像素p中。

第二像素电路层120中包括的发射控制线ecl可以通过发射控制信号连接线电连接到第四像素电路层140中包括的发射控制线ecl。在这种情况下，发射控制信号连接线可以设置在显示区域aa中，并且此外，可以设置在非显示区域ia中。另外，可以仅在非显示区域ia中设置至少一个发射控制信号连接线，可以仅在显示区域aa中设置至少一个发射控制信号连接线，并且可以仅在显示区域aa和非显示区域ia中设置至少两个发射控制信号连接线。

第四像素电路pc4可以执行向发光器件ed提供电流的功能。

根据实施例的第四像素电路pc4可以包括第二晶体管t2，该第二晶体管t2包括连接到发射控制线ecl的栅极、连接到驱动晶体管tdr的第二端子的第一端子、以及连接到发光器件ed的第二端子。

第二晶体管t2可以基于通过发射控制线ecl供应的发射控制信号而导通或截止。当第二晶体管t2导通时，可以通过第一晶体管t1、驱动晶体管tdr和第二晶体管t2将电流供应给发光器件ed。

根据实施例的第二晶体管t2可以包括连接到发射控制线ecl的栅极、连接到驱动晶体管tdr的第二端子的第一端子、以及连接到发光器件ed的第二端子。第二晶体管t2的第二端子可以连接到第五晶体管t5的第二端子。

发光器件层170可以包括发光器件ed和堤图案bnk，发光器件ed电连接到第四像素电路pc4并且基于从第四像素电路pc4供应的电流来发光。

根据实施例的发光器件ed可以包括连接到像素驱动电路pdc的像素驱动电极ae(称为阳极电极)、形成在像素驱动电极ae上的发光层el、以及电连接到发光层el的公共电极层ce(称为阴极电极)。

像素驱动电极ae可以设置在像素p的开口区域中，并且可以通过第二晶体管t2电连接到包括在第一像素电路pc1中的驱动晶体管tdr的第二端子。

根据实施例的像素驱动电极ae可以包括具有高反射率的金属材料。例如，像素驱动电极ae可以以诸如铝(al)和钛(ti)的堆叠结构(钛/铝/钛(ti/al/ti))、al和铟锡氧化物(ito)的堆叠结构(铟锡氧化物/铝/铟锡氧化物(ito/al/ito))、apc(银/钯/铜(ag/pd/cu))合金、或apc合金和ito的堆叠结构(ito/apc/ito)的多层结构形成，或者可以包括单层结构，该单层结构包括一种材料或选自ag、al、钼(mo)、金(au)、镁(mg)、钙(ca)和钡(ba)之中的两种或更多种材料的合金材料。

像素驱动电极ae的边缘可以至少部分地被堤图案bnk覆盖。堤图案bnk可以设置在像素p的除开口区域以外的像素区域中，并且可以至少部分地覆盖像素驱动电极ae的边缘。因此，可以限定像素p的开口区域。

根据实施例的堤图案bnk可以将像素p的开口区域限定为pentile结构或条纹结构。

根据实施例的发光层el可以形成在基板10的整个显示区域aa中以至少部分地覆盖像素驱动电极ae和堤图案bnk。

根据实施例的发光层el可以包括两个或更多个用于发射白光的发光部分。例如，根据实施例的发光层el可以包括用于基于第一光和第二光的组合来发射白光的第一发光部分和第二发光部分。在此，第一发光部分可以发射第一光，并且可以包括蓝色发光部分、绿色发光部分、红色发光部分、黄色发光部分和黄绿色发光部分中的一个。第二发光部分可以包括蓝色发光部分、绿色发光部分、红色发光部分、黄色发光部分和黄绿色发光部分之中的发射与第一光具有互补颜色关系的第二光的发光部分。

根据另一实施例，发光层el可以包括蓝色发光部分、绿色发光部分和红色发光部分中的一个，以用于发射与像素p中设置的颜色相对应的有色光。例如，根据另一实施例的发光层el可以包括有机发光层、无机发光层和量子点发光层中的一个，或者可以包括有机发光层(或无机发光层)和量子点发光层的堆叠或组合结构。

另外，根据实施例的发光器件ed可以还包括用于增强发光层el的发射效率和/或寿命的功能层。

公共电极层ce可以形成为电连接到发光层el。公共电极层ce可以形成在基板10的整个显示区域aa中，并且可以公共地连接到设置在每个像素区域pa中的发光层el。

根据实施例的公共电极层ce可以包括可以透射光的透明导电材料、透明金属或半透射导电材料。当公共电极层ce包括半透射导电材料时，从发光器件ed发射的光的发射效率可以基于微腔而增加。根据实施例的半透射导电材料可以包括mg、ag或mg和ag的合金。另外，可以在公共电极层ce上进一步形成用于调节从发光器件ed发射的光的折射率以增强光的发射效率的覆盖层。

根据另一实施例，发光层el可以包括被实施为集成电路(ic)型的微发光二极管器件。微发光二极管器件可以包括电连接到像素驱动电极ae的第一端子和电连接到公共电极层ce的第二端子。

根据实施例的像素p可以还包括至少部分地覆盖第四像素电路层140的平坦化层160和至少部分地覆盖发光器件层170的封装层190。

平坦化层160可以设置在基板10上以至少部分地覆盖第四像素电路层140，并且可以在第四像素电路层140上提供平坦的表面。

发光器件层170可以设置在平坦化层160上。在这种情况下，发光器件层170的像素驱动电极ae可以通过设置在平坦化层160中的电极接触孔连接到第四像素电路pc4的第二晶体管t2的第二端子，并且第二晶体管t2的第一端子可以电连接到第一像素电路pc1的驱动晶体管tdr的第二端子。

封装层190可以形成在基板10上以至少部分地围绕发光器件层170。封装层190可以防止氧气或水渗透到发光器件ed中。

根据实施例的封装层190可以包括用于防止或最小化氧气或水的渗透的至少一个无机层和覆盖在制造过程中出现的颗粒的有机层。例如，封装层190可以包括第一无机层、第一无机层上的有机层、和有机层上的第二无机层。

另外，根据本公开的实施例的像素p还可以包括与堤图案bnk重叠的黑矩阵和设置在开口区域中的波长转换层。

黑矩阵可以设置在封装层190上以与堤图案bnk重叠。

根据实施例的波长转换层可以包括滤色器，该滤色器设置在至少部分地与像素p的开口区域重叠的封装层190上，以仅透射从设置在像素p中的发光器件ed入射的白光的彩色波长。例如，波长转换层可以仅透射红色、绿色或蓝色的波长。当发光器件ed的发光层el包括发射红光、绿光和蓝光的发光层时，可以省略波长转换层。

根据本公开的实施例的像素p可以还包括阻挡膜和光路控制层。

阻挡膜可以通过使用粘合剂层附接在封装层190上。阻挡膜可以主要防止氧气或水的渗透，并且可以包括水蒸气透过率低的材料。

光路控制层可以控制入射光的路径。

根据实施例的光路控制层可以包括多个折射层。多个折射层可以具有不同的折射率。光路控制层可以具有其中高折射层和低折射层交替堆叠的结构。根据实施例的光路控制层可以改变入射光的路径以最小化由视角引起的色移现象。

根据另一实施例，光路控制层可以是偏振层。偏振层可以将由像素p中设置的tft和/或线反射的外部光改变为圆偏振光，从而增强可见度和对比度。

以下将描述根据本公开的实施例的像素的操作。

根据本公开的实施例的像素p可以在初始化周期、路由周期和发射周期中操作。例如，应用了根据本公开的实施例的发光显示面板的发光显示装置的一帧可以包括用于初始化驱动晶体管tdr的栅极的初始化周期、用于存储均与驱动晶体管tdr的特性值(例如，阈值电压)相对应的采样电压和数据电压的路由周期、以及用于使发光器件ed利用与数据电压相对应的电流来发光的发射周期。

在初始化周期中，可以将低电压供应给第n-1扫描控制线scl(n-1)，并且因此，第六晶体管t6可以导通。在这种情况下，第三节点n3的电压可以是初始化电压vinit。第三节点n3可以是连接到电容器c的第二电极、驱动晶体管tdr的栅极、第四晶体管t4的第一端子和第六晶体管t6的第二端子的部分。

在路由周期中，可以将低电压供应给第n扫描控制线scl(n)，并且因此，第三晶体管t3可以导通。在这种情况下，第三节点n3的电压可以是通过数据线dl供应的数据电压vdata与驱动晶体管tdr的阈值电压vth的和电压。也就是说，第三节点n3的电压可以从初始化电压vinit改变为数据电压vdata与阈值电压vth的和电压(＝vdata+vth)。

在发射周期中，可以将低电压供应给发射控制线ecl，并且因此，第一晶体管t1和第二晶体管t2可以导通。在这种情况下，供应给发光器件ed的电流可以与驱动晶体管tdr的栅极-源极电压vgs和阈值电压vth之间的差电压的平方成比例。在发射周期中，驱动晶体管tdr的栅极电压(即，第三节点n3的电压)可以是数据电压vdata与阈值电压vth的和电压(＝vdata+vth)，并且驱动晶体管tdr的源极电压可以是通过像素驱动电压线pl供应的像素驱动电压vdd。因此，驱动晶体管tdr的栅极-源极电压vgs与阈值电压vth之间的差电压可以为[((vdata+vth)-vdd)-vth＝vdata-vdd]。因此，供应给发光器件ed的电流可以与数据电压vdata和像素驱动电压vdd之间的差电压(＝vdata-vdd)的平方成比例。

也就是说，根据本公开，供应给发光器件ed的电流可以与驱动晶体管tdr的阈值电压vth无关，并且可以仅由像素驱动电压vdd和数据电压vdata确定。

因此，根据本公开，即使当驱动晶体管tdr退化以引起驱动晶体管tdr的阈值电压vth的变化时，供应给发光器件ed的电流也不受阈值电压vth的变化的影响。因此，根据本公开，可以仅通过数据电压vdata来控制电流，而不管驱动晶体管tdr的阈值电压vth的变化量如何。

图5是示出将应用于本公开的第一像素电路层、第二像素电路层、第三像素电路层和第四像素电路层彼此耦合的示例的截面图，图6是示出图2所示的第一像素电路的示图，图7是示出包括图6所示的第一像素电路的第一像素电路层的布局的示图，并且图8是沿图7所示的线a-a’截取的截面图。也就是说，图6示出了包括在一个像素中的第一像素电路，图7示出了一个像素中的第一像素电路层的水平结构，并且图8示出了一个像素中的第一像素电路层的垂直结构。

在根据本公开的实施例的发光显示面板100的像素p中，如图6至图8所示，第一像素电路层110可以包括基板10、第一缓冲层111、形成在基板10的与第三晶体管t3和驱动晶体管tdr相对应的区域中的第一半导体层112、至少部分地覆盖第一半导体层112的第一栅极绝缘层113、形成在第一栅极绝缘层113的与第三晶体管t3和驱动晶体管tdr相对应的区域中的第一栅电极层114、至少部分地覆盖第一栅电极层114的第一钝化层115、通过形成在第一钝化层115中的第a接触孔cha电连接到第一半导体层112的设置在第一节点n1中的区域的第a接触电极cta、通过形成在第一钝化层115中的第b接触孔chb电连接到第一半导体层112的设置在第二节点n2中的区域的第b接触电极ctb、至少部分地覆盖第一钝化层115的第二钝化层116、至少部分地覆盖第二钝化层116的第一平坦化层117、通过形成在第一平坦化层117和第二钝化层116中的第一接触孔ch1电连接到第a接触电极cta的第一连接线cl1、通过形成在第一平坦化层117和第二钝化层116中的第2-1接触孔ch2-1电连接到第b接触电极ctb的第2-1连接线cl2-1、以及通过形成在第一平坦化层117、第二钝化层116和第一钝化层115中的第3-1接触孔ch3-1连接到驱动晶体管tdr的驱动栅电极(gatedr)的第3-1连接线cl3-1。

首先，基板10可以包括显示区域aa和非显示区域ia，并且可以在显示区域aa中设置多个像素p。图6至图8示出了一个像素。

第一缓冲层111可以设置在基板10上，以用于防止水渗透或增加对第一半导体层112的粘附力。

第一缓冲层111可以包括有机材料或无机材料，并且可以由至少两层形成。

第一半导体层112可以设置在其中设置第三晶体管t3和驱动晶体管tdr的区域中。第一半导体层112可以包括多晶硅材料。

根据实施例的第一半导体层112可以包括多个沟道区域和多个高浓度掺杂区域，所述多个沟道区域设置在与第三晶体管t3的第三栅电极(gate3)和驱动晶体管tdr的驱动栅电极(gatedr)重叠的区域中，所述多个高浓度掺杂区域设置在除沟道区域以外的部分处。高浓度掺杂区域可以设置在沟道区域的两端。

多个沟道区域中的每个可以用作第三晶体管t3和驱动晶体管tdr中的每个的半导体层。

高浓度掺杂区域可以包括金属特性，并且可以用作第三晶体管t3和驱动晶体管tdr中的每个的第一端子或第二端子。

例如，在图8所示的截面表面中，未示出与第三栅电极(gate3)和驱动栅电极(gatedr)相对应的沟道区域，并且仅示出了高浓度掺杂区域。

随后，可以在整个基板10之上形成第一栅极绝缘层113以至少部分地覆盖或完全覆盖第一半导体层112。根据实施例的第一栅极绝缘层113可以包括氧化硅(siox)、氮化硅(sinx)或其多层。

随后，第一栅电极层114可以设置在第一栅极绝缘层113上。第一栅电极层114可以包括第三栅电极(gate3)和驱动栅电极(gatedr)。

第一栅电极层114可以包括诸如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)等金属中的一种或包括其合金的单层或多层。

随后，可以在整个基板10之上形成第一钝化层115以至少部分地覆盖或完全覆盖第一栅电极层114。第一钝化层115可以包括siox、sinx或其多层。

随后，第a接触电极cta可以通过形成在第一钝化层115中的第a接触孔cha电连接到第一半导体层112的设置在第一节点n1中的区域。

如图8所示，第a接触电极cta可以电连接到第一连接电极cl1。

也就是说，如图2、图4和图8所示，包括在第一像素电路层110中的第三晶体管t3和驱动晶体管tdr之间的第一节点n1可以通过包括在第一像素电路层110中的第a接触电极cta和包括在第二像素电路层120中的第一连接电极cl1延伸到第二像素电路层120。

随后，第b接触电极ctb可以通过形成在第一钝化层115中的第b接触孔chb电连接到第一半导体层112的设置在第二节点n2中的区域。

如图8所示，第b接触电极ctb可以连接到第2-1连接电极cl2-1。

也就是说，如图2、图4和图8所示，连接到包括在第一像素电路层110中的驱动晶体管tdr的第二端子的第二节点n2可以通过包括在第一像素电路层110中的第b接触电极ctb和包括在第二像素电路层120中的第2-1连接电极cl2-1延伸到第二像素电路层120。

随后，可以在整个基板10之上形成第二钝化层116以覆盖第a接触电极cta和第二接触电极ctb。第二钝化层116可以包括siox、sinx或其多层。

数据线dl可以设置在第二钝化层116中。

随后，可以在整个基板10之上形成第一平坦化层117以覆盖数据线dl。第一平坦化层117可以包括siox、sinx或其多层。

随后，第一连接线cl1可以通过形成在第一平坦化层117和第二钝化层116中的第一接触孔ch1连接到第a接触电极cta。

第一连接线cl1可以连接到包括在第二像素电路层120中的第一晶体管t1的第二端子。

也就是说，第一连接线cl1可以将包括在第二像素电路层120中的第一晶体管t1的第二端子连接到包括在第一像素电路层110中的第三晶体管t3的第二端子和驱动晶体管tdr的第一端子。连接到驱动晶体管tdr的第一端子、第三晶体管t3的第二端子和第一晶体管t1的第二端子的节点可以是第一节点n1。为了提供额外的描述，第一连接线cl1可以将包括在第一像素电路层110中的第一节点n1连接到包括在第二像素电路层120中的第一节点n1。

随后，第2-1连接线cl2-1可以通过形成在第一平坦化层117和第二钝化层116中的第2-1接触孔ch2-1连接到第b接触电极ctb。

第2-1连接线cl2-1可以连接到包括在第二像素电路层120中的第四晶体管t4的第二端子。

也就是说，第2-1连接线cl2-1可以将包括在第一像素电路层110中的驱动晶体管tdr的第二端子连接到包括在第二像素电路层120中的第四晶体管t4的第二端子。连接到驱动晶体管tdr的第二端子和第四晶体管t4的第二端子的节点可以是第二节点n2。为了提供额外的描述，第2-1连接线cl2-1可以将包括在第一像素电路层110中的第二节点n2连接到包括在第二像素电路层120中的第二节点n2。

最后，第3-1连接线cl3-1可以通过形成在第一平坦化层117、第二钝化层116和第一钝化层115中的第3-1接触孔ch3-1连接到驱动晶体管tdr的驱动栅电极(gatedr)。

第3-1连接线cl3-1可以连接到包括在第二像素电路层120中的第四晶体管t4的第一端子。

也就是说，第3-1连接线cl3-1可以将包括在第一像素电路层110中的驱动晶体管tdr的驱动栅电极(gatedr)连接到包括在第二像素电路层120中的第四晶体管t4的第一端子。连接到驱动晶体管tdr的驱动栅电极(gatedr)和第四晶体管t4的第一端子的节点可以是第三节点n3。为了提供额外的描述，第3-1连接线cl3-1可以将包括在第一像素电路层110中的第三节点n3连接到包括在第二像素电路层120中的第三节点n3。第三节点n3可以连接到包括在第三像素电路层130中的电容器c的第二电极。

图9是示出图2所示的第二像素电路的示图，图10是示出包括图9所示的第二像素电路的第二像素电路层的布局的示图，并且图11是沿图10所示的线b-b’截取的截面图。也就是说，图9示出了包括在一个像素中的第二像素电路pc2，图10示出了一个像素中的第二像素电路层120的水平结构，并且图11示出了一个像素中的第二像素电路层120的垂直结构。

在根据本公开的实施例的发光显示面板中，如图9至图11所示，第二像素电路层120可以包括至少部分地覆盖第一平坦化层117的第二缓冲层121、形成在第二缓冲层121上的第二半导体层122、至少部分地覆盖第二半导体层122的第二栅极绝缘层123、形成在第二栅极绝缘层123上的第二栅电极层124、至少部分地覆盖第二栅电极层124的第三钝化层125、通过形成在第三钝化层125、第二栅极绝缘层123、第二缓冲层121、第一平坦化层117、第二钝化层116和第一钝化层115中的第3-1接触孔ch3-1连接到第三节点n3的第3-1连接线cl3-1、通过形成在第三钝化层125、第二栅极绝缘层123、第二缓冲层121、第一平坦化层117和第二钝化层116中的第2-1接触孔ch2-1连接到第二节点n2的第2-1连接线cl2-1、至少部分地覆盖第三钝化层125的第四钝化层126、至少部分地覆盖第四钝化层126的第二平坦化层127、通过形成在第二平坦化层127和第四钝化层126中的第3-2接触孔ch3-2连接到第3-1连接线cl3-1的第3-2连接线cl3-2、以及通过形成在第二平坦化层127和第四钝化层126中的第2-2接触孔ch2-2连接到第2-1连接线cl2-1的第2-2连接线cl2-2。

首先，第二缓冲层121可以设置在基板10上，以用于防止水渗透或增加对第二半导体层122的粘附力。

第二缓冲层121可以包括有机材料或无机材料，并且可以由至少两层形成。

可以在第二缓冲层121中形成第一接触孔ch1，并且可以在第一接触孔ch1中设置第一连接线cl1。设置在第二缓冲层121中的第一连接线cl1可以连接到第一晶体管t1的第二端子。

在这种情况下，可以将设置在第一像素电路层110中的第一连接线cl1和设置在第二像素电路层120中的第一连接线cl1设置为一体，或者如图5、图8和图11所示，可以将设置在第一像素电路层110中的第一连接线cl1和设置在第二像素电路层120中的第一连接线cl1设置为独立设置并且彼此电连接的两个线路。

随后，第二半导体层122可以设置在其中设置第一晶体管t1和第二晶体管t2的区域中。第二半导体层122可以包括多晶硅材料。

根据实施例的第二半导体层122可以包括多个沟道区域和多个高浓度掺杂区域，所述多个沟道区域设置在与第一晶体管tl的第一栅电极(gate1)和第四晶体管t4的第四栅电极(gate4)重叠的区域中，所述多个高浓度掺杂区域设置在除沟道区域以外的部分处。高浓度掺杂区域可以设置在沟道区域的两端。

多个沟道区域中的每个可以用作第一晶体管tl和第四晶体管t4中的每个的半导体层。

高浓度掺杂区域可以包括金属特性，并且可以用作第一晶体管t1和第四晶体管t4中的每个的第一端子或第二端子。

例如，在图11所示的截面表面中，未示出与第一栅电极(gate1)和第四栅电极(gate4)相对应的沟道区域，并且仅示出了高浓度掺杂区域。

随后，第二栅极绝缘层123可以形成在整个基板10之上以覆盖第二半导体层122。根据实施例的第二栅极绝缘层123可以包括siox、sinx或其多层。

随后，第二栅电极层124可以设置在第二栅极绝缘层123上。第二栅电极层124可以包括第一栅电极(gate1)和第四栅电极(gate4)。

第二栅电极层124可以包括诸如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)等金属中的一种或包括其合金的单层或多层。

随后，第三钝化层125可以形成在基板10的整个表面之上以覆盖第二栅电极层124。第三钝化层125可以包括siox、sinx或其多层。

随后，第3-1连接线cl3-1可以通过形成在第三钝化层125、第二栅极绝缘层123、第二缓冲层121、第一平坦化层117、第二钝化层116和第一钝化层115中的第3-1接触孔ch3-1连接到第三节点n3。

第3-1连接线cl3-1可以连接到包括在第二像素电路层120中的第四晶体管t4的第一端子。

随后，第2-1连接线cl2-1可以通过形成在第三钝化层125、第二栅极绝缘层123、第二缓冲层121、第一平坦化层117和第二钝化层116中的第2-1接触孔ch2-1连接到第二节点n2。

第2-1连接线cl2-1可以连接到包括在第二像素电路层120中的第四晶体管t4的第二端子。

随后，第四钝化层126可以形成在整个基板10之上，以覆盖第3-1连接线cl3-1和第2-1连接线cl2-1。第四钝化层126可以包括siox、sinx或其多层。

可以在第四钝化层126中提供用作第一晶体管tl和第四晶体管t4中的每个的源极或漏极的源极-漏极电极sd。

随后，第二平坦化层127可以形成在整个基板10之上以覆盖3个源极-漏极电极sd。第二平坦化层127可以包括siox、sinx或其多层。

随后，第3-2连接线cl3-2可以通过形成在第二平坦化层127和第二钝化层126中的第3-2接触孔ch3-2连接到第3-1连接线cl3-1。

第3-2连接线cl3-2可以连接到包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子。

也就是说，第3-2连接线cl3-2可以将包括在第二像素电路层120中的第四晶体管t4的第一端子连接到包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子。

为了提供额外的描述，包括在第一像素电路层110中的驱动晶体管tdr的驱动栅电极(gatedr)、包括在第二像素电路层120中的第四晶体管t4的第一端子、以及包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子可以通过第3-1连接线cl3-1和第3-2连接线cl3-2彼此连接。

连接到驱动晶体管tdr的驱动栅电极(gatedr)、第四晶体管t4的第一端子、第六晶体管t6的第二端子和电容器c的第二电极的节点可以是第三节点n3。

最后，第2-2连接线cl2-2可以通过形成在第二平坦化层127和第二钝化层126中的第2-2接触孔ch2-2连接到第2-1连接线cl2-1。

第2-2连接线cl2-2可以连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

也就是说，第2-2连接线cl2-2可以将包括在第二像素电路层120中的第四晶体管t4的第二端子连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

为了提供额外的描述，包括在第一像素电路层110中的驱动晶体管tdr的第二端子、包括在第二像素电路层120中的第四晶体管t4的第二端子和包括在第四像素电路层140中的第二晶体管t2的第一端子可以通过第2-1连接线cl2-1和第2-2连接线cl2-2彼此连接。

连接到驱动晶体管tdr的第二端子、第四晶体管t4的第二端子和第二晶体管t2的第一端子的节点可以是第二节点n2。

图12是示出图2所示的第三像素电路的示图，图13是示出包括图12所示的第三像素电路的第三像素电路层的布局的示图，并且图14是沿图13所示的线c-c’截取的截面图。也就是说，图12示出了包括在一个像素中的第三像素电路pc3，图13示出了一个像素中的第三像素电路层130的水平结构，并且图14示出了一个像素中的第三像素电路层130的垂直结构。

在根据本公开的实施例的发光显示面板中，如图12至图14所示，第三像素电路层130可以包括至少部分地覆盖第二平坦化层127的第三缓冲层131、形成在第三缓冲层131上的第三半导体层132、至少部分地覆盖第三半导体层132的第三栅极绝缘层133、形成在第三栅极绝缘层133上的第三栅电极层134、至少部分地覆盖第三栅电极层134的第五钝化层135、通过形成在第五钝化层135、第三栅极绝缘层133、第三缓冲层131、第二平坦化层127和第四钝化层126中的第3-2接触孔ch3-2连接到第三节点n3的第3-2连接线cl3-2、通过形成在第五钝化层135、第三栅极绝缘层133、第三缓冲层131、第二平坦化层127和第四钝化层126中的第2-2接触孔ch2-2连接到节点n2的第2-2连接线cl2-2、至少部分地覆盖第五钝化层135的第六钝化层136、通过形成在第六钝化层136、第五钝化层135、和第三栅极绝缘层133中的第4-1接触孔ch4-1连接到第五晶体管t5的第二端子的第4-1连接线cl4-1、至少部分地覆盖第4-1连接线cl4-1的第三平坦化层137、通过形成在第三平坦化层137和第六钝化层136中的第2-3接触孔ch2-3连接到第2-2连接线cl2-2的第2-3连接线cl2-3、和通过形成在第三平坦化层137中的第4-2接触孔ch4连接到第4-1连接线cl4-1的第4-2连接线cl4-2。

首先，第三缓冲层131可以设置在基板10上，以用于防止水渗透或增大对第三半导体层132的粘附力。

第三缓冲层131可以包括有机材料或无机材料，并且可以由至少两层形成。

第3-2接触孔ch3-2可以形成在第三缓冲层131中，并且第3-2连接线cl3-2可以设置在第3-2接触孔ch3-2中。设置在第三缓冲层131中的第3-2连接线cl3-2可以连接到驱动晶体管tdr的驱动栅电极。

初始化电压线ivl可以设置在第三缓冲层131和第二平坦化层127之间。

随后，第三半导体层132可以设置在其中设置第五晶体管t5和第六晶体管t6的区域中。第三半导体层132可以包括多晶硅材料。

根据实施例的第三半导体层132可以包括多个沟道区域和多个高浓度掺杂区域，该多个沟道区域设置在与第五晶体管t5的第五栅电极(gate5)和第六晶体管t6的第六栅电极(gate6)重叠的区域中，该多个高浓度掺杂区域设置在除沟道区域以外的部分处。高浓度掺杂区域可以设置在沟道区域的两端。

多个沟道区域中的每个可以用作第五晶体管t5和第六晶体管t6中的每个的半导体层。

高浓度掺杂区域可以包括金属特性，并且可以用作第五晶体管t5和第六晶体管t6中的每个的第一端子或第二端子。

例如，在图14所示的截面表面中，示出了与第五栅电极(gate5)和第六栅电极(gate6)相对应的沟道区域以及仅连接到沟道区域的高浓度掺杂区域。

特别地，构成第五晶体管t5的第三半导体层132的一端(即，高浓度掺杂区域)可以连接到初始化电压线ivl，以构成第五晶体管t5的第一端子，并且构成第五晶体管t5的第三半导体层132的另一端(即，另一高浓度掺杂区域)可以构成第五晶体管t5的第二端子。第五晶体管t5的第二端子可以通过第4-1连接线cl4-1和第4-2连接线cl4-2连接到第二晶体管t2的第二端子。

随后，第三栅极绝缘层133可以形成在整个基板10之上以覆盖第三半导体层132。根据实施例的第三栅极绝缘层133可以包括siox、sinx或其多层。

随后，第三栅电极层134可以设置在第三栅极绝缘层133上。第三栅电极层134可以包括第五栅电极(gate5)和第六栅电极(gate6)。

第三栅电极层134可以包括诸如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)等金属中的一种或包括其合金的单层或多层。

随后，第五钝化层135可以形成在整个基板10之上以覆盖第三栅电极层134。第五钝化层135可以包括siox、sinx或其多层。

随后，第3-2连接线cl3-2可以通过形成在第五钝化层135、第三栅极绝缘层133、第三缓冲层131、第二平坦化层127和第四钝化层126中的第3-2接触孔ch3-2连接到第三节点n3。

第3-2连接线cl3-2可以连接到包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子。

也就是说，第3-2连接线cl3-2可以将包括在第二像素电路层120中的第四晶体管t4的第一端子连接到包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子。

为了提供额外的描述，包括在第一像素电路层110中的驱动晶体管tdr的驱动栅电极(gatedr)、包括在第二像素电路层120中的第四晶体管t4的第一端子、以及包括在第三像素电路层130中的电容器c的第二电极和第六晶体管t6的第二端子可以通过第3-1连接线cl3-1和第3-2连接线cl3-2彼此连接。

连接到驱动晶体管tdr的驱动栅电极(gatedr)、第四晶体管t4的第一端子、第六晶体管t6的第二端子和电容器c的第二电极的节点可以是第三个节点n3。

随后，第2-2连接线cl2-2可以通过形成在第五钝化层135、第三栅极绝缘层133、第三缓冲层131、第二平坦化层127和第四钝化层126中的第2-2接触孔ch2-2连接到第二节点n2。

第2-2连接线cl2-2可以连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

也就是说，第2-2连接线cl2-2可以将包括在第二像素电路层120中的第四晶体管t4的第二端子连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

为了提供额外的描述，包括在第一像素电路层110中的驱动晶体管tdr的第二端子、包括在第二像素电路层120中的第四晶体管t4的第二端子和包括在第四像素电路层140中的第二晶体管t2的第一端子可以通过第2-1连接线cl2-1和第2-2连接线cl2-2彼此连接。

连接到驱动晶体管tdr的第二端子、第四晶体管t4的第二端子和第二晶体管t2的第一端子的节点可以是第二节点n2。

随后，第六钝化层136可以形成在整个基板10之上以覆盖第3-2连接线cl3-2和第2-2连接线cl2-2。第六钝化层136可以包括siox、sinx或其多层。

随后，第4-1连接线cl4-1可以通过形成在第六钝化层136、第五钝化层135和第三栅极绝缘层133中的第4-1接触孔ch4-1连接到第五晶体管t5的第二端子。

随后，第三平坦化层137可以形成在整个基板10之上以覆盖第4-1连接线cl4-1。第三平坦化层137可以包括siox、sinx或其多层。

随后，第2-3连接线cl2-3可以通过形成在第三平坦化层137和第六钝化层136中的第2-3接触孔ch2-3连接到第2-2连接线cl2-2。

第2-3连接线cl2-3可以连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

也就是说，第2-3连接线cl2-3可以将第二像素电路层120中包括的第四晶体管t4的第二端子连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

为了提供额外的描述，包括在第一像素电路层110中的驱动晶体管tdr的第二端子、包括在第二像素电路层120中的第四晶体管t4的第二端子和包括在第四像素电路层140中的第二晶体管t2的第一端子可以通过第2-1连接线cl2-1、第2-2连接线cl2-2和第2-3连接线cl2-3彼此连接。

连接到驱动晶体管tdr的第二端子、第四晶体管t4的第二端子和第二晶体管t2的第一端子的节点可以是第二节点n2。

最后，第4-2连接线cl4-2可以通过形成在第三平坦化层137中的第4-2接触孔ch4-2连接到第4-1连接线cl4-1。

第4-2连接线cl4-2可以连接到包括在第四像素电路层140中的第二晶体管t2的第二端子。

也就是说，第4-2连接线cl4-2可以将包括在第三像素电路层130中的第五晶体管t5的第二端子连接到包括在第四像素电路层140中的第二晶体管t2的第二端子。

连接到第二晶体管t2的第二端子、第五晶体管t5的第二端子和发光器件ed的像素驱动电极ae(阳极电极)的节点可以是第四节点n4。

包括在第三像素电路层130中的电容器c可以包括与第二2-2连接线cl2-2一起形成在第五钝化层135中的金属、以及与第4-1连接线cl4-1一起形成在第六钝化层136中的金属。这里，形成在第五钝化层135中的金属可以是第一金属(或第二金属)，并且形成在第六钝化层136中的金属可以是第二金属(或第一金属)。

电容器c的第一电极可以通过电容器连接线连接到包括在第一像素电路层110中的第一晶体管tl的第一端子，并且电容器c的第二电极可以连接到第六晶体管t6的第二端子。

图15是示出图2所示的第四像素电路的示图，图16是示出包括图15所示的第四像素电路的第四像素电路层的布局的示图，并且图17是沿图16所示的线d-d’截取的截面图。也就是说，图15示出了包括在一个像素中的第四像素电路pc1，图16示出了一个像素中的第四像素电路层140的水平结构，并且图17示出了一个像素中的第四像素电路层140的垂直结构。

在根据本公开的实施例的发光显示面板中，如图15至图17所示，第四像素电路层140可以包括至少部分地覆盖第三平坦化层137的第四缓冲层141、形成在第四缓冲层141上的第四半导体层142、至少部分地覆盖第四半导体层142的第四栅极绝缘层143、形成在第四栅极绝缘层143上的第四栅电极层144、至少部分地覆盖第四栅电极层144的第七钝化层145、通过形成在第七钝化层145、第四栅极绝缘层143、第四缓冲层141、第三平坦化层137和第六钝化层136中的第2-3接触孔ch2-3连接到第二节点n2的第2-3连接线cl2-3、至少部分地覆盖第七钝化层145的第八钝化层146、通过形成在第八钝化层146、第七钝化层145、第四栅极绝缘层143、第四缓冲层141和第三平坦化层137中的第4-2接触孔ch4-2连接到第四节点n4的第4-2连接线cl4-2、以及至少部分地覆盖第4-2连接线cl4-2的第四平坦化层147。

首先，第四缓冲层141可以设置在基板10上，以用于防止水渗透或增大对第四半导体层142的粘附力。

第四缓冲层141可以包括有机材料或无机材料，并且可以由至少两层形成。

随后，第四半导体层142可以设置在其中设置第二晶体管t2的区域中。第四半导体层142可以包括多晶硅材料。

根据实施例的第四半导体层142可以包括沟道区域和多个高浓度掺杂区域，该沟道区域设置在与第二晶体管t2的第二栅电极(gate2)重叠的区域中，多个高浓度掺杂区域设置在除沟道区域以外的部分处。高浓度掺杂区域可以设置在沟道区域的两端。

沟道区域可以用作第二晶体管t2的半导体层。

高浓度掺杂区域可以包括金属特性，并且可以用作第二晶体管t2的第一端子或第二端子。

例如，在图17所示的截面表面中，示出了与第二栅电极(gate2)相对应的沟道区域以及仅连接到该沟道区域的高浓度掺杂区域。

随后，第四栅极绝缘层143可以形成在基板10的整个表面之上，以覆盖第四半导体层142。根据实施例的第四栅极绝缘层143可以包括siox、sinx或其多层。

随后，第四栅电极层144可以设置在第四栅极绝缘层143上。第四栅电极层144可以连接到发射控制线ecl。第四栅电极层144可以包括第二栅电极(gate2)。

第四栅电极层144可以包括可以包括诸如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)等金属中的一种或包括其合金的单层或多层。

随后，第七钝化层145可以形成在整个基板10之上以覆盖第四栅电极层144。第七钝化层145可以包括siox、sinx或其多层。

随后，第2-3连接线cl2-3可以通过形成在第七钝化层145、第四栅极绝缘层143、第四缓冲层141、第三平坦化层137和第六钝化层136中的第2-3接触孔ch2-3连接到第二节点n2。

第2-3连接线cl2-3可以连接到包括在第四像素电路层140中的第二晶体管t2的第一端子。

也就是说，包括在第一像素电路层110中的驱动晶体管tdr的第二端子、包括在第二像素电路层120中的第四晶体管t4的第二端子和包括在第四像素电路层140中的第二晶体管t2的第一端子可以通过第2-1连接线cl2-1和第2-2连接线cl2-2彼此连接。

连接到驱动晶体管tdr的第二端子、第四晶体管t4的第二端子和第二晶体管t2的第一端子的节点可以是第二节点n2。

随后，第八钝化层146可以形成在整个基板10之上以覆盖第2-3连接线cl2-3。第八钝化层146可以包括siox、sinx或其多层。

随后，第4-2连接线cl4-2可以通过形成在第八钝化层146、第七钝化层145、第四栅极绝缘层143和第四缓冲层141中的第4-2接触孔ch4-2连接到第四节点n4。

第4-2连接线cl4-2可以连接到包括在第三像素电路层130中的第4-1连接线cl4-1，并且第4-1连接线cl4-1可以连接到第五晶体管t5的端子。

此外，第4-2连接线cl4-2可以连接到包括在发光器件层170中的像素驱动电极ae(阳极电极)。

也就是说，包括在第三像素电路层130中的第五晶体管t5的第二端子、包括在第四像素电路层140中的第二晶体管t2的第二端子和包括在发光器件层170中的像素驱动电极ae(阳极电极)可以通过第4-2连接线cl4-2和第4-1连接线cl4-1彼此连接。

连接到第五晶体管t5的第二端子、第二晶体管t2的第二端子以及包括在发光器件层170中的像素驱动电极ae(阳极电极)的节点可以是第四节点n4。

最后，第四平坦化层147可以形成在整个基板10之上以覆盖第4-2连接线cl4-2。第四平坦化层147可以包括siox、sinx或其多层。

上面参考图3所述的平坦化层160可以设置在第四平坦化层147上，或者第四平坦化层147可以执行平坦化层160的功能。

下面将简要描述上述本公开的特征。

在本公开中，七个晶体管和一个电容器可以被分开地设置在四个层处，并且设置在四个层中的电路可以通过包括在四个层中接触孔而彼此连接。

在这种情况下，由于平坦化层设置在每个层的顶表面上，所以每个层可以由平坦化层分开。平坦化层可以包括有机材料或无机材料，或者可以由有机材料和无机材料的组合形成。

在像素的外部部分处，被分开地设置在多个层中的相同的线可以彼此连接。

在这种情况下，在第二像素电路层120、第三像素电路层130和第四像素电路层140中的每个中，用于传输扫描控制信号的多个扫描控制线可以形成为至少部分地与半导体层重叠，以用于防止包括在每个层中的半导体层受到从其下面的层传输的信号的影响。

也就是说，构成包括在第二像素电路层120、第三像素电路层130和第四像素电路层140中的每个中的晶体管的半导体层可以形成为至少部分地与包括在第二像素电路层120、第三像素电路层130和第四像素电路层140中的每个中的多个扫描控制线重叠。

为了确保设置电路的区域，可以最小化包括驱动晶体管tdr的第一像素电路层110中的栅极线的数量。也就是说，第一像素电路层110可以仅包括第n扫描控制线scl(n)。

连接到初始化电压线vini的第五晶体管t5和第六晶体管t6可以设置在同一层上，因此，空间的使用可以增加，并且电容器c可以包括在第三像素电路层中130。

由于第四节点n4应该连接到发光器件ed的阳极电极，因此第四节点n4可以与第二晶体管t2一起包括在最上层(即第四像素电路层140)中。

为了防止驱动晶体管tdr受到电容器c的影响，驱动晶体管tdr和电容器c可以最大程度地彼此分开。也就是说，在本公开中，驱动晶体管tdr可以包括在第一像素电路层110中，并且电容器c可以包括在第三像素电路层130中。

为了提供额外的描述，由于驱动晶体管tdr比每个其他晶体管占据更大的面积，并且电容器c优选具有大的面积，因此驱动晶体管tdr和电容器c可以设置在不同层上，因此，可以最大程度地确保驱动晶体管tdr和电容器c中的每个的面积。

在本公开中，为了防止由设置在每个像素电路层下的层引起的干扰，在第二像素电路层120、第三像素电路层130和第四像素电路层140中的每个中，半导体层112、122、132和142可以在栅电极层114、124、134和144下。

此外，根据本公开，在高分辨率发光显示装置中，可以实施包括七个晶体管和一个电容器的内部补偿电路。

在本公开的实施例中，描述了包括在像素驱动电路pdc中的所有晶体管被实施为p型，但是本公开不限于此。因此，在不脱离其中通过堆叠两个电路层来实施超高分辨率像素的本公开的技术特征的情况下，可以将晶体管全部修改为n型，或者可以将某些晶体管修改为n型。

应用了本公开的发光显示装置可以应用于需要高分辨率的便携式电子设备，例如智能手机、移动通信终端、移动电话、平板个人计算机(pc)、智能手表、手表电话和可穿戴设备、诸如电视、笔记本计算机、监视器和冰箱之类的家用电器、以及诸如虚拟图像显示装置和头戴式显示装置之类的各种产品。

在根据本公开的发光显示面板中，构成像素驱动电路的多个晶体管可以被分开地布置在四个层处。因此，即使在通过实现高分辨率来减小每个像素的尺寸的情况下，也可以在每个像素中充分地设置像素驱动电路，从而实施高分辨率发光显示面板。

本公开的上述特征、结构和效果包括在本公开的至少一个实施例中，但不仅限于一个实施例。此外，本领域技术人员可以通过对其他实施例的组合或修改来实施在本公开的至少一个实施例中描述的特征、结构和效果。因此，与组合和修改相关联的内容应被解释为在本公开的范围内。

对于本领域的技术人员将显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本公开进行各种修改和变化。因此，旨在使本公开覆盖本公开的修改和变化，只要它们落入所附权利要求及其等同物的范围内。