专利名称：用于制作电路的在线沉积方法
技术领域：
本发明涉及电路与电路元件的制作，更具体是涉及利用孔眼掩模的沉积技术。
背景技术：
电路包括电阻器、二极管、电容器与晶体管经由电连接连成一起的组合。薄膜集成电路包括多层，诸如金属层、介电层，以及通常由半导体材料(例如硅)形成的活性层。一般来说，薄膜电路元件与薄膜集成电路的制法是先沉积各种材料层，然后采用加法工艺或减法工艺的光刻技术在各层上形成图案，用来形成各种电路元件，光刻技术可包括化学蚀刻步骤。此外，孔眼掩模可用于沉积布图层，而无需蚀刻步骤或光刻技术。
发明概述本发明总的涉及使用在一层或多层细长的柔性膜卷材(elongated webs offlexible film)中形成的孔眼掩模图案进行的沉积技术。该技术包括顺序地透过形成在卷材中的孔眼掩模图案来沉积材料以形成电路层或电路层的一部分。沉积基材也可以由细长卷材形成，该沉积基材卷材可被送过一系列沉积装置。每个沉积装置可以有它自己的形成有孔眼掩模图案的细长卷材。在一些实施方案中，每个孔眼掩模图案的细长卷材沿垂直于沉积基材卷材的方向行进。这样，电路制作工艺得以在线进行，而且还可以自动化控制，减少人为差错并提高产量。
在一些实施方案中，电路可以仅采用孔眼掩模沉积技术来制作，无需采用形成集成电路图案常用的蚀刻或光刻步骤。孔眼掩模沉积技术特别适合于制作低成本集成电路(如射频识别(RFID)电路)的电路元件，或者用于制作电子显示器(如液晶显示器或有机发光二极管显示器)的电路。此外，该技术能有利地用于制作包括有机半导体的集成电路，这些电路与蚀刻或光刻技术通常是不相容的。
在一个实施方案中，本发明提供了一种孔眼掩模，它包括细长的柔性膜卷材和形成于该膜中的沉积掩模图案，其中所述沉积掩模图案包括沿膜延伸的沉积孔眼。该细长卷材的长度可大于约50厘米，或者大于约100厘米，或者大于约10米，或者大于约100米。该掩模可具有足够的柔性，能卷绕成卷而不会有所损坏或形成永久弯曲。此外，该孔眼掩模是可循环使用的。这种形式的孔眼掩模可用作在线沉积系统的部件。
在另一个实施方案中，本发明针对在线沉积系统和在线沉积方法。例如，这种在线沉积系统可包括第一柔性膜卷材和第二柔性膜卷材，所述第二柔性膜卷材具有沉积掩模图案。该系统还包括使第一卷材和第二卷材中的至少一个相对于另一个移动的驱动机构，以及透过第二膜卷材所具有的沉积掩模图案在第一膜卷材上进行沉积的沉积装置。还描述了多种在线沉积方法。
在其它实施方案中，本发明提供了在线沉积系统中用来使沉积掩模图案和基材对准的拉伸装置。例如，该装置可包括第一拉伸机构以纵向、横向或两个方向拉伸第一膜卷材，从而使得该第一膜卷材中形成的沉积掩模图案与沉积基材对准。该沉积基材也可以是卷材，或者可以是带有一系列分段基材的传送带。第二膜卷材也可以沿纵向、横向或两个方向拉伸。
本发明的各个实施方案可具有一个或多个优点。例如，本发明便于采用孔眼掩模沉积技术制作相对较小的电路元件。例如，本发明便于制作宽度小于约1000微米、小于约50微米、小于约20微米、小于约10微米、乃至小于约5微米的电路元件。此外，本发明可降低电路制作的成本。具体而言，通过使电路制作工艺流水线化使得沉积可以在线进行，由此大大提高了电路的生产速度并减少了手工步骤。此外，自动化工艺减少了人为差错，得到了较其它工艺更为可靠的电路。这样，在线工艺可促进产率的提高。
此外，由于细长卷材可由聚合物材料形成，卷材中的孔眼掩模可采用激光烧蚀技术来产生。激光烧蚀技术比其它掩模制造技术更快速且成本更低。而且，廉价的聚合物材料使得掩模细长卷材在使用后可以丢弃。激光烧蚀技术可以制作小沉积孔眼，即宽度小于约1000微米、小于约50微米、小于约20微米、10微米乃至5微米。此外，激光烧蚀技术能够制得小间距的沉积孔眼，即间距小于约1000微米、小于约50微米、小于约20微米、乃至小于约10微米。这些小沉积孔眼和小间距便于制得小电路元件。此外，激光烧蚀技术有助于在大表面积上制作孔眼掩模图案，从而能够制得大面积电路或者大面积排布的电路元件。
另一个优点是制成孔眼掩模卷材的聚合物材料可以优选浸渍有磁性材料。这样，该磁性材料可以在在线沉积工艺中例如通过施加吸引磁力或排斥磁力来减少下垂(sag)。此外，聚合物材料通常是可拉伸的，这使得掩模能够被拉伸以更好地与沉积基材相对准，还可以控制下垂。纵向、横向或两个方向的拉伸工艺可用来使孔眼掩模的细长卷材与沉积基材细长卷材更快更精确地对准。
本发明这些和其它实施方案的细节显示在附图和下文的描述中。本发明的其它一些特征，目标与优点可以从下文描述与附图，以及权利要求书中得以理解。
附图的简要说明
图1是卷绕成卷的卷材形式的孔眼掩模的透视图。
图2是本发明一个实施方案的孔眼掩模的顶视图。
图2b是图2a中孔眼掩模一部分的放大图。
图3-5是本发明多个实施方案的孔眼掩模的顶视图。
图6是本发明可用来烧蚀孔眼掩模卷材的激光烧蚀系统的方框图。
图7是在第一面上形成有材料的聚合物膜卷材的剖面侧视图。
图8和图9是在线孔眼掩模沉积工艺的简要说明图。
图10和图11是本发明沉积装置的方框图。
图12a是本发明一个实施方案的拉伸装置的透视图。
图12b是拉伸机构的放大图。
图13-15是本发明多个实施方案的拉伸装置的顶视图。
图16是本发明一个实施方案在线沉积系统的方框图。
图17和18是可根据本发明制作的薄膜晶体管的剖面图。
详细说明图1是孔眼掩模10A的透视图。如图所示，孔眼掩模10A包括细长的柔性膜卷材11A和形成在该膜中的沉积掩模图案12A。该沉积掩模图案12A包括透过该膜延伸的一些沉积孔眼(图1中未编号)。孔眼掩模10A通常由许多个沉积掩模图案形成，尽管本发明并不限于此。各沉积掩模图案可以大致相同，或者也可以在柔性膜11A中形成两种或多种不同的掩模图案。
如图所示，柔性膜11A可具有足够的柔性，以使其能够卷绕成卷15A而不会有所损坏。柔性膜11A卷绕成卷的能力提供了独特的优点，即大大压缩了贮存、运输和用于在线沉积装置时的尺寸。此外，柔性膜11A可以是可拉伸的，这样该膜就可以拉伸以实现精确的对准。例如，可拉伸膜可以是能够沿横向、纵向或两个方向拉伸的。在示例性的实施方案中，柔性膜11A可包括聚合物膜。该聚合物膜可以由一种或多种较宽范围内的聚合物组成，这些聚合物包括聚酰亚胺、聚酯、聚苯乙烯、聚甲基丙烯酸甲酯、聚碳酸酯、或者其它聚合物。对于柔性膜11A而言，聚酰亚胺是特别有用的聚合物。
孔眼掩模10A可具有多种形状和尺寸。例如，在一些示例性的实施方案中，柔性膜卷材11A至少约为50厘米长或100厘米长，在许多情况下，可以至少约为10米长、乃至是100米长。此外，柔性膜卷材11A可以至少约为3厘米宽，小于约200微米厚，小于约30微米、乃至小于约10微米厚。
图2a是本发明孔眼掩模10B一部分的顶视图。在一些示例性的实施方案中，如图2所示的孔眼掩模10B由聚合物材料形成。然而，也可以使用其它柔性的非聚合物材料。将聚合物材料用于孔眼掩模10B与其它材料相比有以下优点，包括容易制得孔眼掩模10B、孔眼掩模10B的成本低，等等。与薄金属的孔眼掩模相比，聚合物孔眼掩模不大会由于意外形成折痕和永久弯曲而受到损坏。而且，一些聚合物掩模可以用酸清洗。
如图2a和图2b所示，孔眼掩模10B形成有图案12B，该图案包括多个沉积孔眼14(图中只标出了沉积孔眼14A-14E)。图2b中的沉积孔眼14A-14E的排列和形状是为了解释而简化的，它们可以根据使用者能想到的应用和电路设计作出各种变化。图案12B能形成电路层的至少一部分，可以是许多种不同形式中的任意一种。换言之，沉积孔眼14可以是任何图案，这取决于要用孔眼掩模10B在沉积法中制得的所需电路元件或电路层。例如，尽管图案12B被描绘成包括许多个类似的子图案(编号的有子图案16A-16C)，本发明仍不限于此。
孔眼掩模10B可用于沉积法，例如气相沉积法，在该方法中材料透过沉积孔眼14沉积到沉积基材上以形成电路的至少一部分。有利的是，孔眼掩模10B能够沉积所需的材料，同时使该材料形成所需的图案。因此，无需在沉积之后或之前进行单独的图案形成步骤。孔眼掩模10B可用来制作多种集成电路，包括含互补晶体管元件(n沟道晶体管和p沟道晶体管)的集成电路。此外，根据本发明，有机半导体材料(如并五苯)或无机半导体材料(如非晶硅)可用来制作集成电路。对于一些电路，还可使用有机半导体和无机半导体这两种半导体。
孔眼掩模10B尤其适用于制作电子显示器(如液晶显示器和有机发光显示器)用的电路，低成本的集成电路(如RFID电路)，或者薄膜晶体管所用的电路。而且，使用有机半导体的电路可得益于本发明的多个方面，下文将详细说明。此外，由于孔眼掩模10B可以由聚合物材料柔性卷材形成，该孔眼掩模可应用于在线工艺中，如下文详细说明。
可以形成一个或多个沉积孔眼14，这些孔眼的宽度小于约1000微米，小于约50微米，小于约20微米，小于约10微米，乃至小于约5微米。通过形成宽度在上述范围内的沉积孔眼14，可降低电子元件的尺寸。而且，两种沉积孔眼之间的距离(间距)(例如沉积孔眼14C和14D之间的距离)可小于约1000微米、小于约50微米、小于约20微米、乃至小于约10微米，也减少了多种电路元件的尺寸。
激光烧蚀技术可用来形成沉积孔眼14的图案12B。由聚合物膜卷材形成孔眼掩模10B可使得制作工艺比其它孔眼掩模(如硅掩模或金属掩模)通常要求的更便宜、更简单和/或更精确。而且，由于激光烧蚀技术可用来制作图案12B，因此图案12B的宽度可以作成比常规图案的宽度大得多。例如，激光烧蚀技术可以获得这样的图案12B，其宽度大于约1厘米，大于约25厘米，大于约100厘米，乃至大于约500厘米。这些大尺寸的掩模可用于沉积法中获得分布在大表面积上且间隔大间距的电路元件。此外，有了在大聚合物卷材上形成的掩模，可以在线进行大型集成电路的制作。
图3和图4是孔眼掩模10C和10D的顶视图，这些孔眼掩模具有间隔较大宽度的沉积孔眼。而且，孔眼掩模10C和10D由膜卷材形成，能使沉积过程得以在线进行。图3示出了孔眼掩模10C，它包括沉积孔眼的图案12C。图案12C的至少一个维度大于约1厘米、大于约25厘米、大于约100厘米、或者大于约500厘米。换言之，距离X可以在上述范围内。这样，可以用沉积法制得具有大于常规间隔距离的电路元件。这一特点是有利的，例如在制作大面积平板显示器或探测器中。
对于有些电路层，可以无需复杂的图案。例如，图4的孔眼掩模10D包括至少两个沉积孔眼36A和36B。这时，两个沉积孔眼36A和36B可以间隔距离X，X大于约1厘米、25厘米、100厘米、乃至大于约500厘米。同样，激光烧蚀技术便于获得较大的间距X，因为激光烧蚀系统可容易地设计成便于在大面积上制作。而且，激光烧蚀技术便于产生沉积孔眼36A和36B，它们的宽度小于约1000微米、小于约50微米、小于20微米、小于10微米、乃至小于5微米。这时，沉积方法不必要求孔眼掩模排列或对准至小到孔眼宽度的容差范围内。此外，在单个沉积过程中沉积和形成一个电路图案(电路元件被上述大间隔距离隔开)的能力非常有利于制作要求两个或多个元件之间隔开大距离的电路。控制或形成大型电子显示器像素的电路是一个例子。
图5是孔眼掩模10E的顶视图。如图所示，孔眼掩模10E形成在柔性材料卷材11E，如聚合物材料上。孔眼掩模10E具有许多个图案12E1-12E3。在有些情况下，不同的图案12E能形成一个电路的不同层，在另一些情况中，不同的图案12E能形成同一电路层的不同部分。在有些情况下，第一图案12E1和第二图案12E2形成同一电路细部的不同部分时，可使用接合技术(stitchingtechniques)。换言之，两种或多种图案可用来分别沉积以形成单个电路细部(circuit feature)。接合技术可用来避免例如沉积孔眼较长、闭合曲线、或者任何会导致孔眼掩模的一部分根本没有支承或支承较差的孔眼图案。在第一次沉积中一个掩模图案形成一个细部的一部分，在第二次沉积中另一个掩模图案形成该细部的剩余部分。
在其它一些情况中，不同的图案12E可以是大致相同的。这时，这些各个不同的图案12E可用来形成用于不同电路的大致类似的沉积层。例如，在在线操作中，沉积基材卷材可垂直于孔眼掩模10E行进。在每次沉积之后，沉积基材卷材会在线移动一下，以便下一次沉积。因此，图案12E1可用来在沉积基材卷材上沉积一层，然后可以进一步沿沉积基材卷材以类似的沉积方法使用12E2。孔眼掩模10E含有一个图案的各部分还可以再利用于该沉积基材的不同部分上或者在一个或多个不同沉积基材上。在线沉积系统的更多详细情况如下文所述。
图6是激光烧蚀系统的方框图，它可用来烧蚀形成本发明的孔眼掩模。激光烧蚀技术是有利的，因为它能获得较小的沉积孔眼，还可以在一个孔眼掩模上形成比常规图案大得多的图案。此外，激光烧蚀技术可有助于使制造孔眼掩模的成本远远低于常用来制造金属或硅孔眼掩模的其它常规技术。
如图6所示，激光烧蚀系统60可以是使用有图案的烧蚀掩模的投影式激光烧蚀系统(projection laser ablation system)，，尽管也可以使用荫罩式烧蚀系统或者相掩模烧蚀系统(phase mask ablation system)。投影式成象激光烧蚀是一门在被烧蚀的物体表面上产生非常小的部件或非常小的结构的技术，这些结构的尺寸在1微米至数毫米的数量级。这时，光经过布图的烧蚀掩模，在被烧蚀的物体上成象出该图案。在接受辐射的区域内，材料从烧蚀基材上除去。尽管该系统被描述成使用紫外(UV)激光，但由激光提供的照明可以是任何类型具有足以烧蚀能量的辐射，如红外光或可见光。而且，原则上可采用来自除激光以外的光源产生的辐射来实施本发明。
激光器61可以是KrF受激准分子激光器，发射约248nm的短波长光束。然而，任何类型的受激准分子激光器均可使用，例如F2、ArF、KrCl或XeCl型受激准分子激光器。受激准分子激光器特别适用于产生小的沉积孔眼，因为这类激光器与诸如发射波长约10,600nm光束的CO2激光器等激光器相比，能够解析更小的特征并产生较少的附带损害。此外，受激准分子激光器可以与大多数聚合物一起使用，这些聚合物可透过常用于加工金属的激光器(如钕掺杂的钇铝石榴石(Nd:YAG)激光器)发出的光。受激准分子激光器的优点还在于大多数材料(如聚合物)对UV波长具有高的吸光性。因此，更多的能量集中在较浅的深度，受激准分子激光器提供更清洁的切割。受激准分子激光是脉冲激光，脉冲在5-300毫微秒的范围内。激光器61还可以是三重或四重Nd:YAG激光器(tripled or quadrupled Nd:YAG laser)，或者任何脉冲在毫微微秒范围内的激光器。
烧蚀掩模63可以是具有用标准半导体光刻掩模技术制得的图案62的布图掩模。烧蚀掩模63的布图部分对于UV光是不透明的，而烧蚀掩模的支承基材对于UV光是透明的。在一个实施方案中，烧蚀掩模63的布图部分包括铝，支承基材是熔凝硅石(SiO2)。熔凝硅石是有用的支承材料，因为它是少数几种能透过中紫外和远紫外波长光线的材料之一。铝用作布图材料是因为它能反射中紫外光。布图的介电材料堆叠物可用来代替铝。
成象透镜64可以是单个透镜或者是由许多个透镜和其它光学元件组成的完整光学系统。成象透镜64将烧蚀掩模的图象(更具体是光透过烧蚀掩模的图案)投射到待烧蚀物体65的表面上。待烧蚀物体是聚合物膜卷材66，可包括形成在其背面上的材料67。一些合适的聚合物包括聚酰亚胺、聚酯、聚苯乙烯、聚甲基丙烯酸甲酯和聚碳酸酯。形成在聚合物膜66背面上的材料67可以是形成在整个聚合物膜上，或者仅形成在膜的被烧蚀区域。
图7是可形成待烧蚀物体65的有用结构。具体来说，图7示出了待烧蚀物体65，它包括聚合物膜卷材66，在其背面(即与系统60中激光入射那面相背的一面)上具有一种材料67。同样，材料67可以形成在整个聚合物膜上，或者仅形成在膜的待烧蚀区域。材料67为烧蚀工艺提供了蚀刻阻挡层(etch stop)，可避免空气夹带在聚合物膜66下面。例如，材料67可包括金属(如铜)。
在烧蚀完成之后，材料67可以从聚合物膜卷材66上蚀刻除去，形成孔眼掩模卷材。或者，在一些实施方案中，材料67可剥离除去。物体65可通过在聚合物膜卷材上形成铜层而制得，或者通过在铜层上形成聚合物膜卷材而制得。在一些情况下，可直接购得预成型结构的物体65。如果形成铜层的话，铜层可以形成在整个聚合物膜卷材上，或者只形成在卷材待烧蚀的部分上。在后一种情况下，铜层可以形成在卷材的不同部分上用于随后的几步烧蚀过程，最终得到形成有许多个沉积布图的聚合物膜卷材。
再参看图6，工作台69放置并支承着待烧蚀物体65。例如，待烧蚀物体65可以例如通过真空吸盘68、静电力、机械紧固件或重物固定在工作台69上。工作台69可在x、y和z轴上移动以及绕z轴旋转待烧蚀物体65来放置好该物体。工作台69可以步进移动物体65约5nm、更通常是约100nm、可重复至约500nm的精确度。对工作台69的计算机控制可以预先编制程序，使工作台69移动，并使工作台的移动与激光器61的发光同步。该工作台还可以是手工控制的，例如用与计算机相连的操纵杆进行控制。
在制作用于制造集成电路的孔眼掩模时，有利的是控制烧蚀沉积孔眼的侧壁角(wall angle)以使得沉积孔眼适合于将要透过它们进行沉积的材料。本发明可以控制烧蚀从而得到可接受的侧壁角。垂直的侧壁角(即侧壁角为0度)对应于沉积孔眼的侧壁垂直于聚合物膜卷材的表面。在一些情况下，甚至可实现负的侧壁角，即当激光透过聚合物膜卷材烧蚀时，孔眼的直径越来越大。
一般来说，孔眼的侧壁角应接近零，使得孔眼之间的间距尽可能接近。然而，如果在沉积过程中使用大尺寸孔眼掩模和小辐射源(如电子束蒸发)，大于0的侧壁角是恰当的，这样能使得沉积熔流以显著偏离垂直的角度撞击沉积基材，而在掩模区域内造成的视差减至最小。
许多因素会影响侧壁角。因此可控制这些因素以便获得可接受或所需的侧壁角。例如，可以控制激光辐照在基材上的功率密度和成象系统的数值孔径以获得可接受的侧壁角。可控制的其它因素包括激光器的脉冲长度、待烧蚀物体或材料的烧蚀阈值。
图8和图9是在线孔眼掩模沉积技术的简要说明。在图8中，形成有沉积掩模图案96和93的聚合物膜卷材10F行进经过沉积基材98。聚合物膜卷材10F中的第一图案93可以与该沉积基材98对准，可进行沉积过程将材料根据第一图案93沉积在沉积基材98上。然后，可以移动聚合物膜卷材10F(如箭头95所示)，使得第二图案96与该沉积基材98对准，可以进行第二次沉积过程。上述步骤可以重复，以便在聚合物膜卷材10F上形成任意数目的图案。聚合物膜10F的沉积掩模图案可以再利用，即在另一个沉积基材上或者在同一块基材的另一部分上重复上述步骤。
图9示出了另一种在线孔眼掩模沉积技术。在图9所示的例子中，沉积基材101可包括卷材。换言之，孔眼掩模10G和沉积基材101均可包括卷材，可以由聚合物材料制得。或者，沉积基材卷材101可包括带有一系列分段基材的传送带。可以将孔眼掩模卷材10G的第一图案105与沉积基材卷材101对准，进行第一次沉积过程。然后，移动孔眼掩模卷材10G和沉积基材卷材101之一或两者(如箭头102和103所示)，使孔眼掩模卷材10G中的第二图案107对准沉积基材卷材101，进行第二次沉积过程。如果孔眼掩模卷材10G中的各孔眼掩模图案大致相同的话，图9所示的技术可用来沿沉积基材卷材101沉积许多个有顺序位置的类似沉积层。
图10是可使用本发明沉积方法中的孔眼掩模卷材的沉积装置的简明方框图。具体来说，沉积装置110的构造可进行气相沉积过程，其中材料被气化并透过孔眼掩模沉积在沉积基材上。该沉积材料可以是用于形成集成电路内各种元件的任何材料，包括半导体材料、介电材料或导电材料。例如可沉积有机或无机材料。在一些情况下，可沉积有机和无机这两种材料以形成电路。在另一个例子中可沉积非晶硅。非晶硅的沉积通常要求高于约200℃的高温。本文所述的聚合物卷材的一些实施方式可以承受这些高温，这使得非晶硅得以沉积和布图，形成集成电路和集成电路元件。在另一个例子中，可以沉积并五苯。
将形成有孔眼掩模图案的柔性卷材10H送过沉积装置110，使掩模放置得靠近沉积基材112。沉积基材112可根据所需制作的电路包括各种材料。例如沉积基材112可包括可形成卷材的柔性材料，如柔性聚合物(如聚酰亚胺或聚酯)。此外，如果所需的电路是电子显示器(如液晶显示器)的晶体管电路，沉积基材112可包括电子显示器的底板。还可使用任何沉积基材，例如玻璃基材、硅基材、刚性塑料基材、涂有绝缘层的金属箔等。在任一种情况下，沉积基材可以包含或不含先前形成的细部。
沉积装置110通常是真空室。将孔眼掩模卷材10H中的图案固定在邻近沉积基材112的位置，然后用沉积装置114使材料116气化。例如沉积装置114可包括盛装了材料的舟，它被加热使材料气化。被气化的材料116通过孔眼掩模卷材10H的沉积孔眼沉积到沉积基材112上，在沉积基材112上形成了电路层的至少一部分。在沉积之后，材料116形成由孔眼掩模卷材10H中布图确定的沉积图案。孔眼掩模卷材10H的孔眼和间距可以足够小以便于用上述沉积方法获得小电路元件。此外，如上所述，孔眼掩模卷材10H中沉积孔眼的图案可具有大尺寸。其它合适的沉积技术包括电子束蒸发、多种形式的溅射、脉冲激光沉积。
然而，当孔眼掩模卷材10H中的图案做得很大，例如包括大尺寸的图案时，会出现下垂问题。尤其是当孔眼掩模卷材10H放置得靠近沉积基材112时，孔眼掩模卷材10H会由于重力的作用而下垂。当孔眼掩模10H放置在沉积基材下方(如图10所示)时，这一问题尤为明显。而且，下垂问题随着孔眼掩模卷材10H的尺寸增加而更严重。
本发明可以采用多种技术手段之一来解决沉积过程中的下垂问题或者控制孔眼掩模的下垂。例如，可以将孔眼掩模卷材的第一面可剥离地粘合在沉积基材表面上，这样在沉积过程中孔眼掩模和沉积基材之间发生紧密接触，由此控制或避免了下垂。具体而言，柔性孔眼掩模10H的第一面可包括压敏粘合剂。这时，第一面可通过压敏粘合剂可剥离地粘合在沉积基材112上，然后在沉积过程后除去或者根据需要除去和再重新定位。
控制下垂的另一个方法是使用磁力。例如，再参看图1，孔眼掩模10A可包括聚合物和磁性材料。该磁性材料可以涂覆在聚合物上或者层压在聚合物上，或者也可以浸渍在聚合物内。例如，磁性颗粒可以分散在用来形成孔眼掩模10A的聚合物材料内。利用磁力时，可以在沉积装置内施加磁场以吸引或排斥磁性材料，从而控制孔眼掩模10A的下垂。
例如，如图11所示，沉积装置120可包括磁性结构122。孔眼掩模10I可以是包括磁性材料的孔眼掩模卷材。磁性结构122可以吸引孔眼掩模卷材10I，以减少、消除、或以其它方式控制孔眼掩模卷材10I的下垂。另一种方法是安置磁性结构122从而通过排斥孔眼掩模卷材10I内的磁性材料来控制下垂。这时，磁性结构122可以安置在孔眼掩模10I与沉积基材112相背的一面。磁性结构122例如可以是一阵列永久磁铁或者电磁体。
控制下垂的另一种方法是使用静电力。在这种情况下，孔眼掩模10A可包括静电涂覆的聚合物膜卷材。尽管使用静电涂层来控制下垂时可以不必使用磁性结构122(图11)，在某些使用静电力的情况下使用磁性结构仍是有帮助的。可以向孔眼掩模卷材、沉积基材卷材或两者施加电荷，以产生静电吸引力，从而减少下垂。
控制下垂的另一种方法是拉伸孔眼掩模。在这种情况下，一个拉伸机构被用来拉伸孔眼掩模，拉伸量应足以减少、消除或以其它方式控制下垂。当掩模被拉紧时下垂就减少。这种情况下，孔眼掩模可能需要具有可接受的弹性系数。可以横向拉伸、纵向拉伸或双向拉伸来减少下垂并对准孔眼掩模，这会在下文中详细说明。为了用拉伸来容易地获得对准，孔眼掩模应能够弹性拉伸而无损坏。在一个或多个方向上的拉伸量可大于0.1％、乃至大于1％。此外，若沉积基材是卷材，它也可以被拉伸以减少下垂和/或为了对准。此外，孔眼掩模卷材、沉积基材卷材或两者可包括有助于更均匀拉伸的减少变形的特征部分，如穿孔、厚度减少区域、狭缝或类似特征。狭缝可位于靠近卷材图案区域边缘的位置，在卷材拉伸时能更好地控制对准和更均匀地进行拉伸。狭缝可以形成为沿与拉伸卷材方向相平行的方向延伸。
图12a是本发明用于拉伸孔眼掩模卷材的示例性拉伸装置的透视图。拉伸可以纵向、横向、或者纵横双向进行。拉伸装置130可包括较大的沉积孔洞132。孔眼掩模可覆盖沉积孔洞132，沉积基材可放置得邻近于孔眼掩模。材料可气化向上经过沉积孔洞132，按照孔眼掩模确定的图案沉积在沉积基材上。
拉伸装置130可包括许多个拉伸机构135A、135B、135C和135D。各拉伸机构135可从拉伸机构孔139中伸出，如图12b所示。在一个具体例子中，各拉伸机构135包括上夹持器部件136和下夹持器部件137，它们可以一起夹在孔眼掩模上。然后，使夹持孔眼掩模的拉伸机构135沿互相离开的方向移动，由此拉伸孔眼掩模。拉伸机构的移动可以确定孔眼掩模是沿纵向拉伸，还是横向拉伸，或者双向拉伸。拉伸机构135可以沿一根轴或多根轴进行移动。
图中所示的拉伸机构135是突出于拉伸装置130的顶面的，但拉伸机构也可以突出于拉伸装置的底面。具体是若拉伸装置被用来控制孔眼掩模的下垂，这时拉伸机构通常突出于拉伸装置130的底面。其它各种拉伸孔眼掩模的方法也可以用来控制孔眼掩模的下垂或者恰当地对准孔眼掩模，供沉积过程之用。类似的拉伸机构也可用来拉伸沉积基材卷材。
图13和图14是拉伸装置的顶视图，说明了纵向拉伸孔眼掩模(图13)和横向拉伸孔眼掩模(图14)。如图13所示，拉伸机构135夹持着孔眼掩模卷材10J，然后沿箭头所示方向移动，沿纵向拉伸孔眼掩模卷材10J。许多种拉伸机构135均可使用。如图14所示，拉伸机构135按箭头所示的横向拉伸孔眼掩模卷材10K。此外，可以进行横向和纵向的拉伸。事实上，可以沿一根或多根确定的轴之一进行拉伸。
图15是拉伸装置160的顶视图，该装置可用来拉伸孔眼掩模卷材10L和沉积基材卷材162。具体而言，拉伸装置160包括第一套拉伸机构165A-165D，用来夹持孔眼掩模卷材10L对其进行拉伸。拉伸装置160还包括第二套拉伸机构(167A-167D)，用来夹持沉积基材卷材162对其进行拉伸。拉伸可减少卷材10L和162的下垂，还可用来获得孔眼掩模卷材10L和沉积基材卷材162之间精确的对准。尽管箭头示出的是纵向拉伸，本发明也可以进行横向拉伸或者纵向和横向的双向拉伸。
图16是本发明一个实施方案的在线沉积系统170的方框图。如图所示，在线沉积系统170包括许多个沉积装置171A-171B(下文称作沉积装置171)。沉积装置171基本上同时在沉积基材卷材上沉积材料。然后，在一次沉积之后，移动沉积基材172使其可以进行随后的沉积。每个沉积装置还具有沿垂直于沉积基材的方向送入的孔眼掩模卷材。一般来说，孔眼掩模卷材沿垂直于沉积基材行进方向的方向送入。例如，沉积装置171A可使用孔眼掩模卷材10M，沉积装置171B可使用孔眼掩模卷材10N。每个孔眼掩模卷材10可包括一种或多种如上所述的细部。尽管在线沉积系统被描述成包括两个沉积装置，但是本发明的在线系统可包括任何数目的沉积装置。还可以将多个沉积基材通过一个或多个沉积装置。
沉积系统170可包括驱动机构174和176分别用来使孔眼掩模卷材10和沉积基材172移动。例如，各驱动机构174、176可利用一个或多个磁力离合器机构来驱动卷材并提供所需的拉伸量。控制单元175可以与驱动机构174和176相连，用来控制沉积系统170中卷材的移动。该系统还可包括一个或多个温度控制单元用来控制系统内的温度。例如，一个温度控制单元可用来控制一个或多个沉积装置内沉积基材的温度。该温度控制可确保沉积基材的温度不超过250℃，或者不超过125℃。
此外，控制单元175可以连接于不同的沉积装置171以控制孔眼掩模卷材10和沉积基材卷材172之间的对准。在这种情况下，光学传感器和/或自动测微计在沉积装置171中与拉伸装置一起使用，以便在沉积过程中传感和控制对准情况。这样，系统可以完全自动化，从而减少人为误差并提高生产量。在所有的所需层沉积在沉积基材卷材172上之后，沉积基材卷材172可以切割或者以其它方式分离成许多个电路。该系统特别适用于生产低成本集成电路，例如射频识别(RFID)电路。
图17和图18是可以按照本发明方法制作的示例性薄膜晶体管的剖面图。根据本发明，可以制作薄膜晶体管180和190，而不采用加法或减法的光刻技术。换言之，薄膜晶体管180和190可以仅使用本文所述的孔眼掩模沉积技术来制作。或者，可以用加法或减法光刻布图形成一层或多层底层，然后用本文所述的孔眼掩模沉积技术形成至少两层最顶层。重要的是，孔眼掩模沉积技术能制得薄膜晶体管中足够小的电路细部。有利的是，若使用有机半导体，本发明有利于制作有机半导体不是最上面一层电路的薄膜晶体管。无需光刻技术，电极布图就可以形成在有机半导体材料之上。孔眼掩模10的这一优点可以得到发挥，同时能制得可接受尺寸的电路元件，在某些情况下能提高器件性能。
本发明的另一个优点是孔眼掩模可用来沉积具有图案的活性层，该活性层可提高器件性能，尤其适用于活性层包括有机半导体的情况，对于这种情况常规的布图方法是不相容的。一般来说，半导体可以是非晶的(如非晶硅)或者多晶的(如并五苯)。
薄膜晶体管通常可用于多种不同的电路，包括例如RFID电路和其它低成本电路。此外，薄膜晶体管可作为用于液晶显示器像素，或者其它平板显示器像素(如有机发光二极管)的控制元件。薄膜晶体管还有许多其它的用途。
如图17所示，薄膜晶体管180形成在沉积基材181上。薄膜晶体管180是用孔眼掩模沉积所有层(即没有一层用蚀刻或光刻技术形成)的晶体管的一个实施方案。本文所述的孔眼掩模沉积技术能够制得薄膜晶体管180，其中电极之间的间距小于约1000微米，小于约50微米，小于约20微米，或者小于约10微米，同时无需常规的蚀刻或光刻操作。
具体而言，薄膜晶体管180包括形成在沉积基材181上的第一沉积导电层182。在沉积的介电层183上形成第二沉积导电层184，该层构成了源电极185和漏极186。在第二沉积导电层184上形成沉积的活性层187(例如沉积的半导体层)或者沉积的有机半导体层。使用在线沉积系统的孔眼掩模沉积技术代表了制作薄膜晶体管180的一种示例性方法。在该例中，薄膜晶体管180的各层可以由一种或多种柔性孔眼掩模卷材10中的沉积孔眼来形成。或者，薄膜晶体管的一层或多层可以由孔眼掩模卷材10中的许多个不同图案形成。在该例中，可使用如上所述的接合技术。
通过使孔眼掩模卷材10中的沉积孔眼14形成得足够小，晶体管180的一个或多个细部可以制成小于约1000微米，小于约50微米，小于约20微米，小于10微米，乃至小于5微米。而且，通过使孔眼掩模卷材10中的间距形成得足够小，其它细部，例如源电极185和漏极186之间的间距，可以制作得小于约1000微米，小于约50微米，小于20微米，乃至小于10微米。此时，单个掩模图案可用来沉积第二导电层184，两个电极185和186的每一个由沉积孔眼形成，沉积孔眼之间的间隔足够小，例如间隔小于约1000微米，小于约50微米，小于约20微米，或者间隔小于约10微米。这样，薄膜晶体管180的尺寸可以减小，使得能够制作体积更小、密度更高的电路，同时提高薄膜晶体管180的性能。此外，可以用带有由大间距隔开的两个沉积孔眼图案的孔眼掩模卷材(如图3和图4所示)来形成包括两个或多个如图17所示晶体管的电路。
图18是薄膜晶体管190的另一个实施方案。具体来说，薄膜晶体管190包括形成在沉积基材191上的第一沉积导电层192。沉积介电层193形成在第一导电层192上的。沉积活性层194(例如沉积的半导体层)或者沉积的有机半导体层形成在沉积的介电层193上。在沉积的活性层194上形成第二沉积导电层195，它构成了源电极196和漏极197。
同样，通过使孔眼掩模卷材10中的沉积孔眼14形成得足够小，薄膜晶体管190的一个或多个细部可具有本文所述的数量级宽度。此外，通过使孔眼掩模卷材10中孔眼之间间距形成得足够小，源电极196和漏极197之间的间距可以在本文所述的间距尺寸的数量级范围内。在这种情况下，单个掩模图案可用来沉积第二导电层195，两个电极196和197中的每一个由间隔足够小间距的沉积孔眼来形成。这样，薄膜晶体管190的尺寸得以减小，薄膜晶体管190的性能得以提高。
利用有机半导体的薄膜晶体管通常具有图17的形式，因为有机半导体在蚀刻或光刻进行布图时总会使其性能受到损害或变差。例如，有机半导体层当暴露于处理用溶剂时会发生形态上的变化。鉴于此，可以使用有机半导体沉积作为顶层的制作技术。图18的结构是有利的，因为与电极的顶层接触提供了小电阻的界面。
通过用孔眼掩模沉积技术形成薄膜晶体管最上面的至少两层，本发明能容易地形成图18的结构，即使活性层194是有机半导体层。与图17所示有机半导体层沉积在不连续的第二导电层184上不同，图18的结构可以促进有机半导体层的生长，是使有机半导体层沉积在相对较为平坦的介电层193的表面上。例如，若有机半导体材料沉积在不平的表面上，生长就会受到抑制。因此，为了避免有机半导体生长受到抑制，图18的结构是合适的。在一些实施方案中，可以如上所述沉积所有的层。同样，图18的结构能有利地在有机半导体上沉积恰当的源电极和漏极，从而提供低电阻界面。此外，还可以制作带有由大间距隔开的两个或多个晶体管的电路，例如使用图3和图4所示的孔眼掩模卷材来制作。
已经说明了本发明的许多种实施方案。例如，描述了实现在线沉积系统的许多种不同的结构组件和不同的孔眼掩模沉积技术。沉积技术可用来仅采用沉积制作多种电路，避免了使用化学蚀刻或光刻，适用于使用有机半导体的场合。而且，该系统可以自动化以减少人为误差并提高产率。尽管如此，应该理解在不偏离本发明精神和范围的情况下可以进行多种改动。例如，尽管本发明的一些方面描述为用于热蒸汽沉积操作，本文所述的技术和结构装置可用于任何沉积操作，包括溅射、热蒸发、电子束蒸发和脉冲激光沉积。因此，这些和其它实施方案均在权利要求书的范围之内。
权利要求
1.一种可重新定位的孔眼掩模，它包括柔性膜细长卷材；和形成在该膜中的沉积掩模图案，所述沉积掩模图案具有透过该膜延伸的多个沉积孔眼，这些沉积孔眼能形成集成电路的至少一部分。
2.如权利要求1所述的孔眼掩模，其特征在于所述膜卷材形成有许多个沉积掩模图案。
3.如权利要求2所述的孔眼掩模，其特征在于各个沉积掩模图案大致相同。
4.如权利要求2所述的孔眼掩模，其特征在于所述膜卷材形成有两个或多个不同的掩模图案。
5.如权利要求1所述是孔眼掩模，其特征在于所述膜卷材具有足够的柔性能卷绕成卷。
6.如权利要求1所述的孔眼掩模，其特征在于所述膜卷材是可拉伸的，可以至少沿纵向拉伸。
7.如权利要求1所述的孔眼掩模，其特征在于所述膜卷材至少沿横向是可拉伸的。
8.如权利要求1所述的孔眼掩模，其特征在于所述膜卷材包括聚合物膜。
9.如权利要求8所述的孔眼掩模，其特征在于所述聚合物膜包括聚酰亚胺膜。
10.如权利要求1所述的孔眼掩模，其特征在于至少一个沉积孔眼的宽度小于约1000微米。
11.如权利要求10所述的孔眼掩模，其特征在于至少一个沉积孔眼的宽度小于约50微米。
12.如权利要求11所述的孔眼掩模，其特征在于至少一个沉积孔眼的宽度小于约20微米。
13.如权利要求1所述的孔眼掩模，其特征在于所述卷材的长度至少约为100厘米。
14.如权利要求13所述的孔眼掩模，其特征在于所述卷材的长度至少约为10米。
15.如权利要求1所述的孔眼掩模，其特征在于所述卷材的宽度至少约为3cm。
16.如权利要求1所述的孔眼掩模，其特征在于所述卷材的厚度小于约200微米。
17.如权利要求1所述的孔眼掩模，其特征在于所述卷材的厚度小于约30微米。
18.如权利要求1所述的孔眼掩模，其特征在于所述柔性膜浸渍有磁性材料。
19.如权利要求1所述的孔眼掩模，其特征在于所述沉积掩模图案能形成显示器的一个或多个电路元件。
20.如权利要求1所述的孔眼掩模，其特征在于所述沉积掩模图案能形成射频识别(RFID)电路的一个或多个电路元件。
21.一种系统，它包括第一柔性膜卷材；第二柔性膜卷材，所述第二膜卷材中具有沉积掩模图案，该图案能形成集成电路的至少一部分；驱动机构，使所述第一卷材和第二卷材中的至少一个相对于另一个移动；沉积装置，透过所述第二膜卷材具有的沉积掩模图案在第一膜卷材上进行沉积。
22.如权利要求21所述的系统，它还包括对准机构，它在沉积之前将第二膜卷材的沉积掩模图案与第一膜卷材对准。
23.如权利要求22所述的系统，其特征在于所述对准机构是拉伸装置，该装置拉伸第二膜卷材，使沉积掩模图案对准第一膜卷材。
24.如权利要求22所述的系统，其特征在于所述对准机构是拉伸装置，该装置拉伸第一膜卷材，使沉积掩模图案对准第一膜卷材。
25.如权利要求22所述的系统，其特征在于所述对准机构是拉伸装置，该装置拉伸第一膜卷材和第二膜卷材，使沉积掩模图案对准第一膜卷材。
26.如权利要求21所述的系统，其特征在于所述第一膜卷材和第二膜卷材具有足够的柔性能卷绕成卷。
27.如权利要求21所述的系统，其特征在于所述第一膜卷材和第二膜卷材包括聚合物膜。
28.如权利要求21所述的系统，其特征在于所述第二膜卷材形成有许多个沉积掩模图案。
29.如权利要求28所述的系统，其特征在于各个沉积掩模图案大致相同。
30.如权利要求28所述的系统，其特征在于至少两个沉积掩模图案实质上是不同的。
31.如权利要求21所述的系统，其特征在于每个沉积掩模图案包括一些沉积孔眼，至少一个沉积孔眼的宽度小于1000微米。
32.如权利要求31所述的系统，其特征在于至少一个沉积孔眼的宽度小于50微米。
33.如权利要求21所述的系统，其特征在于所述沉积掩模图案能形成射频识别(RFID)电路的一层或多层电路层。
34.如权利要求21所述的系统，它还包括连接在驱动机构上的控制器，用来使第一膜卷材和第二膜卷材相对移动。
35.如权利要求34所述的系统，其特征在于所述控制器使得第一膜卷材和第二膜卷材各自独立地移动。
36.一种方法，它包括将第一膜卷材和第二膜卷材放置得互相接近，所述第二膜卷材具有沉积掩模图案；透过所述第二膜卷材所具有的沉积掩模图案在所述第一膜卷材上沉积材料，制得集成电路的至少一部分。
37.如权利要求36所述的方法，该方法还包括将所述第一膜卷材的一个不同的区域和所述第二膜卷材的沉积掩模图案放置得互相接近；透过沉积掩模图案在所述第一膜卷材的该不同区域上沉积材料。
38.如权利要求36所述的方法，该方法还包括将第三膜卷材和所述第二膜卷材的沉积掩模图案放置得互相接近；透过所述第二膜卷材所具有的沉积掩模图案在所述第三膜卷材上沉积材料，在第三膜卷材上制得集成电路的至少一部分。
39.如权利要求36所述的方法，该方法还包括将所述第一膜卷材和所述第三膜卷材放置得互相接近，所述第三膜卷材形成有另一种沉积掩模图案；透过所述第三膜卷材上的沉积掩模图案在所述第一膜卷材上沉积另一种材料，在第一膜卷材上制得集成电路的另一部分。
40.如权利要求36所述的方法，该方法还包括将所述第一膜卷材和多个形成有沉积掩模图案的膜卷材中的每一个放置得互相接近；依次透过这些沉积掩模图案在第一膜卷材上沉积材料，在第一膜卷材上制得集成电路。
41.如权利要求40所述的方法，该方法还包括在第一膜卷材上制得许多个集成电路。
42.如权利要求41所述的方法，该方法还包括分割所述许多个集成电路。
43.如权利要求42所述的方法，其特征在于所述集成电路包括射频识别(RFID)电路。
44.如权利要求36所述的方法，它还包括在沉积之前纵向拉伸第二膜卷材，使沉积掩模图案对准第一膜卷材。
45.如权利要求36所述的方法，它还包括在沉积之前横向拉伸第二膜卷材，使沉积掩模图案对准第一膜卷材。
46.如权利要求36所述的方法，它还包括在沉积之前纵向拉伸第一膜卷材，使沉积掩模图案对准第一膜卷材。
47.如权利要求36所述的方法，它还包括在沉积之前横向拉伸第一膜卷材，使沉积掩模图案对准第一膜卷材。
48.如权利要求36所述的方法，它还包括在沉积之前分别纵向拉伸第一膜卷材和第二膜卷材，使沉积掩模图案对准第一膜卷材。
49.一种制作集成电路的方法，它包括将细长的第一柔性膜卷材通过多个真空沉积室；在每个真空沉积室中在所述柔性膜卷材上依次沉积有图案的材料层。
50.如权利要求49所述的方法，其特征在于在第二真空沉积室中沉积对应于第二层的沉积层与在第一真空沉积室中沉积对应于第一层的沉积层是大致同时进行的。
51.如权利要求49所述的方法，它还包括将所述第一细长的柔性膜卷材分割成许多个集成电路。
52.如权利要求51所述的方法，其特征在于各个电路包括射频识别(RFID)电路。
53.一种系统，它包括第一膜卷材；第二膜卷材，它形成有许多个沉积掩模图案；第三膜卷材，它形成有许多个沉积掩模图案；第一沉积室，所述第一膜卷材和所述第二膜卷材彼此送入并穿过第一沉积室内部，从而透过第二膜卷材的沉积掩模图案在第一膜卷材上沉积材料；第二沉积室，所述第一膜卷材和所述第三膜卷材彼此送入并穿过第二沉积室内部，从而透过第三膜卷材的沉积掩模图案在第一膜卷材上沉积材料。
54.一种用来将沉积掩模图案与基材对准的拉伸装置，所述沉积掩模图案形成在第一膜卷材中，该拉伸装置包括第一拉伸机构，该机构拉伸所述第一膜卷材，使形成于其中的沉积掩模图案与所述基材相对准。
55.如权利要求54所述的拉伸装置，它还包括一个或多个传感器用来判断所述沉积掩模图案是否与所述基材对准。
56.如权利要求54所述的拉伸装置，它还包括一个或多个控制器用来将所述沉积掩模图案与所述基材对准。
57.如权利要求54所述的拉伸装置，其特征在于所述基材构成第二膜卷材的一部分，该拉伸装置还包括第二拉伸机构，该机构拉伸所述第二膜卷材，使所述第一膜卷材中形成的沉积掩模图案与所述基材对准。
58.一种系统，它包括第一膜卷材；第二膜卷材，它形成有许多个沉积掩模图案；第一拉伸机构，用来纵向拉伸第一膜卷材；第二拉伸机构，用来纵向拉伸第二膜卷材，第二膜卷材的纵向不同于第一膜卷材的纵向，拉伸第一膜卷材和第二膜卷材，使第二膜卷材的沉积掩模图案对准第一膜卷材以便沉积操作；沉积装置，用来透过沉积掩模图案在第一膜卷材上沉积材料。
59.如权利要求58所述的系统，其特征在于至少一个所述拉伸机构横向拉伸至少一个所述卷材。
60.一种系统，它包括第一膜卷材；第二膜卷材，它形成有许多个沉积掩模图案；第一拉伸机构，用来横向拉伸第一膜卷材；第二拉伸机构，用来横向拉伸第二膜卷材，第二膜卷材的横向不同于第一膜卷材的横向，拉伸第一膜卷材和第二膜卷材，使第二膜卷材的沉积掩模图案对准第一膜卷材以便沉积操作；沉积装置，用来透过沉积掩模图案在第一膜卷材上沉积材料。
全文摘要
本发明的一个实施方案针对孔眼掩模沉积技术，它使用形成在一个或多个细长的柔性膜卷材中的孔眼掩模图案。该技术涉及依次透过膜中形成的掩模图案沉积材料以形成电路层或电路层的一部分。沉积基材还可以由细长卷材形成，该沉积基材卷材可送过一系列沉积装置。每个沉积装置中可具有形成有孔眼掩模图案的细长卷材。该掩模图案的细长卷材沿垂直于沉积基材卷材的方向送入。这样，电路制作过程可以在线进行。而且，该操作可自动化，能减少人为误差并提高产率。
文档编号G03F7/12GK1633517SQ03804009
公开日2005年6月29日 申请日期2003年1月21日 优先权日2002年2月14日
发明者P·F·宝德, P·R·弗莱明, M·A·哈泽, T·W·凯利, D·V·莫里斯, S·D·西斯 申请人:3M创新有限公司