专利名称：一种晶体管的制造方法
技术领域：
本发明涉及晶体管的制造，尤其是一种双栅薄膜晶体管的制造方法。
背景技术：
薄膜晶体管作为开关控制元件或周边驱动电路的集成元件，是平板显示技术中的 核心器件之一，其性能直接影响平板显示的效果。现有中的薄膜晶体管包括单栅结构和双 栅结构。双栅结构与单栅结构的薄膜晶体管相比，具有更强的驱动能力、更陡的亚阈斜率、 显著减少的电路占地面积等优势。而且，合理和巧妙使用双栅的组合能实现新功能的器件 和电路。但是，双栅结构薄膜晶体管，尤其是平面双栅的最大问题是其制备工艺复杂，特别 是结构的自对准难以实现。迄今所提出的方法均是非自对准的。非自对准的工艺会导致器 件特性存在大的离散性和产生较大的寄生元件(比如寄生电容)，而这是平板显示应用所 不能接受的。因此如何获得自对准的双栅制造方法一直是半导体晶体管工艺中的难题。
发明内容
本发明要解决的主要技术问题是，提供一种晶体管的制造方法，使用该方法能实 现双栅薄膜晶体管的顶栅电极和底栅电极的精确对准。为解决上述技术问题，本发明提供一种晶体管的制造方法，包括步骤A，在衬底的正面依次形成底栅电极、有源区和导电薄膜；步骤B，光刻涂胶时，在所述导电薄膜上涂布光刻胶，光刻曝光时，从所述衬底的背 面进行曝光；步骤C，以步骤B中光刻后形成的光刻胶图形为掩膜，刻蚀所述导电薄膜形成顶栅 电极。上述步骤中，所述底栅电极为不透明材料制成。上述步骤中，所述步骤A中，在所述底栅电极和有源区之间还形成有底栅介质层， 在所述有源区和导电薄膜之间还形成有顶栅介质，步骤C中，同时刻蚀所述导电薄膜和所 述顶栅介质分别形成顶栅电极和顶栅介质层；所述衬底、底栅介质层、有源区、顶栅介质和 导电薄膜为透明材质。上述步骤中，所述步聚A具体包括步骤Al，在衬底的正面生长一层金属薄膜，然后光刻和刻蚀所述金属薄膜形成底 栅电极；步骤A2，在所述衬底和所述底栅电极上生长一层底栅介质层；步骤A3，在底栅介质层上生长一层用于形成有源区的金属氧化物半导体层，紧接 着生长一层有源区保护层薄膜，然后同时光刻和刻蚀所述金属氧化物半导体层和有源区保 护层薄膜形成有源区和有源区保护层，所述有源区中，位于所述底栅电极和顶栅电极正对 的区域为沟道区，所述沟道的两侧分别为源区和漏区；步骤A4，在保护层上生长一层顶栅介质，使顶栅介质覆盖有源区和保护层并延伸到所述底栅介质层上； 步骤A5，在顶栅介质上生长一层用于形成顶栅电极的导电薄膜。上述步骤中，在形成顶部栅电极后，还包括对源区和漏区用等离子进行轰击处理。上述步骤中，所述等离子为氩、氢或氨。上述步骤中，采用氩等离子轰击时的能量为100 200W，气压为0. 1 ITorr上述步骤中，所述底栅电极的材料为铬、钼、钛或铝，所述底栅电极的厚度为 100 300nm ；所述顶栅电极的材料为氧化铟锡或氧化锌铝，厚度为100 300nm ；所述有源 区的材料为氧化锌基或氧化铟基，所述有源区的厚度为50 200nm。上述步骤中，所述底栅介质层和顶栅介质层的材料为氮化硅或氧化硅，厚度为 100 400nm，由化学气相淀积PECVD或磁控溅射的方法生长而成，或者，所述底栅介质层和 顶栅介质层为氧化铝，氧化钽或氧化铪，厚度为100 400nm，用磁控溅射的方法生长而成。本发明的有益效果是光刻形成顶栅电极图案的过程中，涂胶时，在用于形成顶栅 电极的透明导电薄膜的正面涂布光刻胶；曝光时，从玻璃衬底的背面进行曝光；由于玻璃 衬底、有源区和导电薄膜具有透光特性，底部栅电极具有遮光特性。因此，曝光时，底部栅电 极起到了天然掩模版的作用。此种方式，一方面省去了另外制造掩模版的成本，另一方面， 由于底部栅电极作为掩模版，刻蚀导电薄膜形成的顶部栅电极与底部栅电极形成精确对 准，减小了寄生元件的产生，提高了器件性能的均勻性。在生长用于形成有源区的金属氧化物半导体层后，立刻在其上生长一层保护介质 层，同时光刻和刻蚀保护介质层和金属氧化物半导体层分别形成保护层和被其保护的有源 区。该保护层虽然最终作为顶栅介质的一部分，相当于顶栅介质紧贴有源区上表面的部分 在制造时与有源区是一同生长的，使得有源区和顶部栅介质的结合效果更好，并且防止在 光刻和刻蚀有源区及制造顶栅介质层时，对有源区上表面的污染和损坏，使器件的性能更 加稳定性。通过对有源区中的源区和漏区进行等离子处理，减少了源区和漏区的寄生电阻。
图1示出了在衬底上形成底栅电极后的结构图；图2示出了在形成底栅介质层、有源区和有源区保护层后的结构示意图；图3示出了形成顶栅介质层后的结构图；图4示了曝光时的结构示意图；图5示出了刻蚀形成顶栅介质和顶栅电极以及对源漏进行等离子处理的结构示 意图；图6示出了图5去除光刻胶后的结构；图7示出了形成晶体管各电极的接触孔的结构图；图8示出了形成金属电极后的结构图。
具体实施例方式下面通过具体实施方式
结合附图对本发明作进一步详细说明。现有技术中，双栅结构的薄膜晶体管其工艺方法决定了其顶栅电极和底栅电极不可能精确对准，这导致晶本管存在较大的寄生电容，使其性能受到限制。本发明在制作底栅 电极时，采用不透光的设计，例如可采用不透光的材料，在制作衬底、顶栅电极以及底栅电 极和顶栅电极之间的各层时采用具有透光特性的设计，例如可采用透光材料或通过厚度的 设计使其具有透光特性；在光刻形成顶栅电极图案时，通过从衬底的背面向上曝光，使底栅 电极起到天然掩模版的作用，提高了最终形成的顶栅电极和底栅电极的对准精度。具体地， 本发明形成双栅结构的薄膜晶体管的一种方法可以是 图1示出了在衬底上形成底栅电极后的结构图。衬底1采用玻璃或具有透光特性 的衬底，用磁控溅射或热蒸的方法在衬底1上生长一层厚度为100 300nm的不透明薄膜， 该薄膜的材料可以是铬、钼、钛或铝等；通过光刻或刻蚀该薄膜形成底栅电极2。图2示出了在形成底栅介质层、有源区和有源区保护层后的结构示意图。首先，在 衬底1和底部栅电极2上生长一层绝缘介质薄膜，使其覆盖底部栅电极2并延伸到衬底1 上，例如可以采用等离子增强化学汽相淀积PECVD的方法生长一层100 400nm厚的绝缘 介质薄膜，该绝缘介质薄膜可以是氮化硅薄膜或氧化硅薄膜，该绝缘介质薄膜作为底栅介 质层3，也可以采用磁控溅射法生长一层100 400nm厚的金属氧化物薄膜，其材料可以是 氧化铝，氧化钽或氧化铪等；然后，底栅介质层3上依次淀积一层50 200nm厚的非晶或多 晶的金属氧化物薄膜和20 SOnm厚的金属氧化物薄膜或绝缘介质薄膜，可以采用射频磁 控溅射的方法实现，经光刻和刻蚀分别形成有源区4和有源区保护层5。用于形成有源区的 非晶或多晶的金属氧化物薄膜的材料可以是氧化锌基或氧化铟等，当为氧化铟时，溅射生 长所述氧化铟金属氧化物半导体薄膜所述的陶瓷靶的纯度等于或优于99. 99%。图3示出了形成顶栅介质层后的结构图。在有源区保护层5的表面生长一层 100 400nm厚的介质薄膜，该介质薄膜延伸并覆盖底栅介质层3，生长的方法可以是用磁 控溅射的方法生长一层100 400nm厚的金属氧化物薄膜，其材料可以是氧化铝，氧化钽或 氧化铪等；也可以是用磁控溅射的方法生长一层100 400nm厚的绝缘介质薄膜，其材料可 以是氮化硅或氧化硅；也可以是等离子增强化学汽相淀积PECVD生长一层100 400nm厚 的绝缘介质薄膜，其材料可以是氮化硅或氧化硅等。该金属氧化物薄膜或绝缘介质薄膜与 有源区保护层5共同形成顶栅介质层6，有源区保护层5的材料可以与顶栅介质层3的材料 相同，也可以不同。比如，一种实施方式中，图2中有源区保护层5采用氧化硅，图3绝缘介 质薄膜的材料也为氧化硅。可以理解的是，如果在图2所示步骤中，只生长用于形成有源区 的金属氧化物薄膜，经光刻和刻蚀形成有源区，没有同时形成有源区保护层5，则此步中，直 接在有源区表面生长一层用于形成顶栅介质层6的金属氧化物薄膜或绝缘介质薄膜并延 伸覆盖底栅介质层3的表面。在图2中形成有源区保护层5，可以通过有源区保护层5的阻 挡作用保护有源区的上表面在后序的工艺过程中免受污染和损伤，尤其是在光刻和刻蚀形 成有源区4和制造顶栅介质层6的过程中免受污染和损伤，主要污染和损伤来源于在光刻 和刻蚀有源区4后，干法去胶或生长栅介质层6时使有源区表面出现缺陷，也有可能是基片 在不同工序间传递时出现污染，导致器件的特性变坏。图4示出了曝光时的结构示意图。在图3结构的基础上，首先，采用射频磁控溅射 淀积一层100 300nm厚的透明导电薄膜70，用于形成顶栅电极7的材料，该导电薄膜70 的材料可以是氧化铟锡或氧化铝锌等。然后，在透明导电薄膜70的表面涂布一层正性光刻 胶，曝光时，从衬底1的背面曝光，图示中箭头所示方向为曝光方向，然后进行显影。光刻显影后，形成的光刻胶图形为图示中的8，由于光刻中底部栅电极起到掩膜版的作用，因此光 刻胶图形8的形状和大小与底部栅电极表面的形状和大小相同，并且两者之间正对。可以 理解的是，涂布的光刻胶也可以负性的光刻胶，负性光刻胶经光刻显影后形成的图形与正 性光刻胶形成的图形相反，此时要形成自对准的结构需采用剥离(lift-off)技术。 图5示出了刻蚀形成顶栅介质层和顶栅电极以及对源漏进行氩等离子处理的结 构。刻蚀图4中覆盖有光刻胶图形8的顶栅介质6和导电薄膜70，分别形成顶栅介质层61 和顶栅电极7。有源区4中，底栅电极2和顶栅电极7之间正对的区域是沟道区，沟道区两 侧的区域分别为源区和漏区。在保留光刻胶8的情况下，对源区和漏区进行等离子处理， 以减小源区和漏区自身的寄生电阻。图示中，箭头所示方向为等离子的轰击方向，处理时， 采用氩、氢或氨等气体轰击源区和漏区的表面，增加其载流子浓度，从而减小其寄生电阻的 值。比如，一种实施方式中，采用的氩等离子的能量为100 200W，气压为0. 1 lTorr。同 时，轰击时，由于光刻胶图形8对顶栅电极7有保护作用，不必担心等离子处理对顶栅电极 造成影响。图6示出了图5去除光刻胶后的结构。去除顶栅电极7上的光刻胶8，可以采用丙 酮超声的方法或干法去胶去除。图7示出了形成晶体管各电极的接触孔的结构图。在图6结构的基础上，用磁控溅 射法或等离子增强化学汽相淀积PECVD淀积一层100 300nm厚的氮化硅层60，然后光刻 和刻蚀形成各电极的引出接触孔。在一种实施方式中，9为栅极接触孔，10为源极接触孔， 11为漏极接触孔。图8示出了形成金属电极后的结构图。在图7结构的基础上用磁控溅射法淀积一 层100 300nm厚的金属钛膜，然后光刻和刻蚀形成晶体管各电极的金属引出电极和互连 线，同时连接顶部栅电极7和底部栅电极2。在一种实施方式中，12为栅极引出线，13为源 极引出线，14为漏极引出线。采用以上方法制作的双栅金属氧化物薄膜晶体管，由于底栅电极和顶栅电极之间 正对准，使得寄生电容等寄生元件的值减小或没有，从而提高了晶体管的性能。以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发 明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱 离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护 范围。
权利要求
1.一种晶体管的制造方法，其特征在于，包括步骤A，在衬底的正面依次形成底栅电极、有源区和导电薄膜；步骤B，光刻涂胶时，在所述导电薄膜上涂布光刻胶，光刻曝光时，从所述衬底的背面进 行曝光；步骤C，根据步骤B中光刻后形成的光刻胶图形刻蚀所述导电薄膜形成顶栅电极。
2.如权利要求1所述的晶体管的制造方法，其特征在于，所述底栅电极为不透明材料 制成。
3.如权利要求1或2所述的晶体管的制造方法，其特征在于，所述步骤A中，在所述底 栅电极和有源区之间还形成有底栅介质层，在所述有源区和导电薄膜之间还形成有顶栅介 质，步骤C中，同时刻蚀所述导电薄膜和所述顶栅介质分别形成顶栅电极和顶栅介质层；所 述衬底、底栅介质层、有源区、顶栅介质和导电薄膜为透明材质。
4.如权利要求3所述的晶体管的制造方法，其特征在于，所述步聚A具体包括步骤Al，在衬底的正面生长一层金属薄膜，然后光刻和刻蚀所述金属薄膜形成底栅电极；步骤A2，在所述衬底和所述底栅电极上生长一层底栅介质层；步骤A3，在底栅介质层上生长一层用于形成有源区的金属氧化物半导体层，紧接着生 长一层有源区保护层薄膜，然后同时光刻和刻蚀所述金属氧化物半导体层和有源区保护层 薄膜分别形成有源区和覆盖所述有源区上表面的保护层，所述有源区中，位于所述底栅电 极和顶栅电极正对的区域为沟道区，所述沟道的两侧分别为源区和漏区；步骤A4，在保护层上生长一层顶栅介质，使顶栅介质覆盖有源区和保护层并延伸到所 述底栅介质层上；A5，在顶栅介质上生长一层用于形成顶栅电极的导电薄膜。
5.如权利要求4所述的晶体管的制造方法，其特征在于，所述保护层和顶栅介质层的 材质相同或不同。
6.如权利要求1至5中任一项所述的晶体管的制造方法，其特征在于，在形成顶部栅电 极后，还包括对源区和漏区用等离子进行轰击处理。
7.如权利要求6所述的晶体管的制造方法，其特征在于，所述等离子为氩、氢或氨。
8.如权利要求7所述的晶体管的制造方法，其特征在于，采用氩等离子轰击时的能量 为100 200W，气压为0. 1 ITorr
9.如权利要求1所述的晶体管的制造方法，其特征在于，所述底栅电极的材料为铬、 钼、钛或铝，所述底栅电极的厚度为100 300nm ；所述顶栅电极的材料为氧化铟锡或氧化 铝锌，厚度为100 300nm ；所述有源区的材料为氧化锌基或氧化铟基，所述有源区的厚度 为 50 200nm。
10.如权利要求2所述的晶体管的制造方法，其特征在于，所述底栅介质层和顶栅介 质层的材料为氮化硅或氧化硅，厚度为100 400nm，由化学气相淀积PECVD或磁控溅射 的方法生长而成，或者，所述底栅介质层和顶栅介质层为氧化铝、氧化钽或氧化铪，厚度为 100 400nm，用磁控溅射的方法生长而成。
全文摘要
本发明公开了一种双栅结构的薄膜晶体管的制造方法，晶体管的有源区和顶栅电极采用透明薄膜材料，在光刻涂胶时，在形成顶栅电极的透明导电薄膜表面涂布光刻胶；光刻曝光时，从衬底的背面进行曝光；经光刻显影后，在导电薄膜的表面形成与底栅电极正对的光刻胶图形；根据所述光刻胶图形刻蚀导电薄膜形成与底栅电极正对顶栅电极。上述方法形成的双栅薄膜晶体管提高采用底栅电极作为天然的掩膜板，节约了晶体管的制造成本，并且提高了顶栅电极和底栅电极的对准精度，增强了双栅结构薄膜晶体管的性能。
文档编号G03F7/16GK102130009SQ20101056830
公开日2011年7月20日 申请日期2010年12月1日 优先权日2010年12月1日
发明者张盛东, 王龙彦, 贺鑫 申请人:北京大学深圳研究生院