一种自对准双重图形成像方法与流程

本发明涉及半导体制造领域，特别涉及一种自对准双重图形成像方法。

背景技术：

自对准双重图形成像(self-aligned double patterning)技术已经被用于鳍式晶体管(FinFET)的Fin层和非易失性闪存存储器(NAND)的关键图层制造工艺中，以提高芯片上图形密度，实现更小周期图形成像。

自对准双重图形成像技术的基本原理，是将一套电路图形分解为两套图形，通常为高密度的关键图形和相对较低密度的非关键图形，进而，分别进行成像，从而提高成像的质量。

目前，在自对准双重图形成像工艺的应用中，主要包括步骤：首先，形成高密度的关键图形的图案，对于密度高的关键图形，通常采用侧墙转移工艺获得其图案，具体的，先使用一块掩膜版在光刻胶中形成第一次图形，然后通过刻蚀工艺将第一次图形转移到顶层掩膜层，并采用刻蚀裁剪工艺获得所需尺寸图形；接着，采用沉积工艺及刻蚀工艺，在具有第一次图形的顶层掩膜层的侧壁形成侧壁图形，并去除顶层掩膜层；而后，将侧壁图形刻蚀转移至下层的硬掩膜层中，以形成第二次图形，该第二次图形包含高密度的关键图形。而后，再次淀积硬掩膜层和其上的光刻胶层，采用另一块掩膜版，利用刻蚀技术，在该硬掩膜层中形成第三图形，该第三图形为密度相对较低的非关键图形。通常的，在关键图形和非关键图形之后，还需要一块掩膜版，并进行硬掩膜的再次淀积和刻蚀工艺，实现对多余尺寸进行光刻和刻蚀。

在该自对准双重图形成像工艺中，需要反复形成硬掩膜层和光刻胶层，导致衬底在匀胶设备、光刻设备及薄膜沉积设备等之间反复流转，使得所耗费的时间长，同时对顶层掩膜层材料和光刻胶材料的消耗量非常大，造成现有自对准双重图形成像的成本较高。

技术实现要素：

本发明旨在解决现有自对准双重图形成像耗时长、原材料消耗量大导致其成本较高的问题，提供一种自对准双重图形成像方法，能有效降低现有方法的成本。

本发明提供了一种自对准双重图形成像方法，包括：

提供衬底，所述衬底上依次形成有待刻蚀层、第一掩膜层、第二掩膜层、第一光罩层；

提供第一掩膜版和第二掩膜版，第一掩膜版提供关键图形，第二掩膜版提供非关键图形；

分别利用第一掩膜版和第二掩膜版对第一光罩层进行光刻；

进行刻蚀，形成第一次图形于第二掩膜层中，并去除第一光罩层；

在第一次图形周围形成侧墙，并去除第一次图形；

以侧墙为掩膜进行刻蚀，在第一掩膜层中形成第一掩膜层图形，并去除侧墙，而后对第一掩膜层图形进行修正，获得第二次图形；

进行刻蚀将第二次图形转移到待刻蚀层上，并去除第一掩膜层。

可选的，所述在第一次图形周围形成侧墙包括：

淀积第一顶层掩膜层；

进行各向异性刻蚀，以在第一次图形的侧壁上形成侧墙。

可选的，所述对第一掩膜层图形进行修正包括：

形成第二顶层掩膜层和第二光罩层；

使用第三掩膜版对第二光罩层进行光刻，第三掩膜版为第一掩膜层图形提供修正图形；

以第二光罩层为掩膜对第二顶层掩膜层进行刻蚀，以对第一掩膜层图形进行修正。

可选的，所述分别利用第一掩膜版和第二掩膜版对第一光罩层进行光刻还包括：

采用湿法收缩工艺对光刻图形进行裁剪。

可选的，形成第一次图形的刻蚀和/或对第一图形进行修正的刻蚀为裁 剪刻蚀。

可选的，所述第一光罩层采用正性光刻胶，相应显影采用负显影工艺。

可选的，所述第一光罩层采用负性光刻胶，相应显影采用正显影工艺。

可选的，所述第二次图形为铜互连沟槽图形，通过大马士革工艺形成金属线条。

可选的，所述第一光罩层包括光刻胶层、底层抗反射图层和/或顶层抗反射图层及其叠层。

本发明提供的自对准双重图形成像方法，在形成有待刻蚀层、第一掩膜层、第二掩膜层及第一光罩层的衬底上，通过用于形成关键图形的第一掩膜版及用于形成非关键图形的第二掩膜版，对第一光罩层进行光刻，然后进行刻蚀，在第二掩膜层中形成第一次图形，接着，在第一次图形周围形成侧墙后去除第一次图形，以侧墙为掩膜进行刻蚀获得第一掩膜层图形，并对其进行修正，形成第二次图形，最终将其转移到待刻蚀层上。本发明通过用于形成关键图形及非关键图形的两块光刻板，使关键图形及非关键图形都成像在第一光罩层上，减少了衬底在光刻设备与其它设备之间的流转，并减少了涂布光刻胶步骤，能有效降低自对准双重图形成像方法的成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为根据本发明实施例提供的自对准双重图形成像方法的流程图；

图2为根据本发明实施例提供的一种目标图形的示意图；

图3为根据本发明实施例提供的衬底的一种截面结构示意图；

图4至7为根据本发明实施例提供的自对准双重图形成像方法的一种掩膜版组结构示意图；

图8至24为根据本发明实施例提供的自对准双重图形成像方法的制备过程中的结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。

为了更好地理解本发明，下面首先对现有技术中自对准双重成像方法进行简单说明。双重图形成像的原理是将一套高密度的电路图形分解成两套分立的、相对低密度的图形，并进行两次成像及两次刻蚀，然后将他们印制到目标晶圆上，基本步骤是先印制一半图形，并显影，然后重新旋图一层光刻胶，再印制另外一半图形，最后再将完整图形转移到晶圆上的过程，其能突破单次曝光的关键尺寸的理论极限。

自对准型双重曝光(SADP)技术是双重图形方案中的一种，又称为侧壁间隔层转印图形化技术，即在第一次图形周围形成侧壁，并将侧壁作为掩膜刻蚀晶圆，以获得更小的关键尺寸。它的优势是易于控制套准精度和线宽尺寸，但是，侧壁间隔层通常会形成闭合体，因而需要至少一步额外的用于修正的掩膜版来完成电路的制作。在实际应用中，对于制造商，尤其是存储器制造商来说，成本控制是至关重要的，光刻成本是半导体制造中成本很高的步骤，因此降低自对准图形成像方法的成本尤为重要_。

本发明提供的自对准双重图形成像方法，通过将关键图形及非关键图形都形成在同一光罩层上，减少了涂布光刻胶步骤，并减少了衬底在光刻设备与其它设备之间的流转，能有效降低自对准双重图形成像方法的成本。

为了更好的理解本发明的技术方案和技术效果，以下将结合流程图和具体的实施例进行详细的描述，流程图如图1所示。

在该示例的实施例中，如图2所示，为最终要形成的图形，该图形为金属 互连层，该金属互连层包括周期和尺寸不同的两种图形，如501图形及502图形。

以下列举为制备出如图2所示的设计图1的图样，可以通过以下实施例完成。

实施例一

步骤S01，提供衬底(图未示出)，所述衬底上依次形成有待刻蚀层50、第一掩膜层40、第二掩膜层30、第一光罩层20，如图3所示。

在本实施例中，提供待加工的衬底，所述衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)衬底等。在其他实施例中，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为体硅衬底，并且衬底上形成有待刻蚀层50、第一掩膜层40、第二掩膜层30、第一光罩层20，参考图2所示。

所述待刻蚀层50可以为介质层，例如LI(局部互连)氧化硅、各层ILD(层间介质)氧化物、氮化物、氮氧化物，也可以为高/低K介质层、扩散阻挡层等；还可以为其他待刻蚀层，例如多晶硅栅层、金属化层等。可以通过CVD(化学气相沉积)、PVD(物理气相沉积)、ALD(原子层沉积)等方法在衬底上制备上述待刻蚀层。

第一掩膜层40可以为氮化硅薄膜、氧化硅薄膜、多晶硅薄膜、无定型硅薄膜或其他合适的硬掩膜材料等及其叠层。第一掩膜层材料可以选择与待刻蚀层材料之间的选择刻蚀比应较大的材料。

所述第二掩膜层30可以为无定型碳层、硬质抗反射层或其他合适的硬掩膜材料等及其叠层。第二掩膜层材料可以选择与第一掩膜层材料、待刻蚀层材料之间的选择刻蚀比应较大的材料。

第一光罩层20可以包括底层抗反射层和/或顶层抗反射层、光刻胶层等及其叠层。所述光刻胶可以为正胶或负胶。

在一个具体实施例中，所述衬底为体硅衬底，该衬底上已经形成有所需的器件结构，待刻蚀层为该衬底之上的层间介质层，用于隔离金属互连， 具体的，首先沉积ILD层作为待刻蚀层50，其可以包括低介电常数材料，以减小金属化布线时造成的高寄生电容；然后沉积Si₃N₄薄膜作为第一掩膜层40，其与待刻蚀层有较大的选择刻蚀比；而后沉积无定型碳层及硬质抗反射层作为第二掩膜层30，其与第一掩膜层及待刻蚀层都有较大的选择刻蚀比；最后用旋涂法依次制备底层抗反射层、正性光刻胶、顶层抗反射层，形成第一光罩层20。

步骤S02，提供第一掩膜版10和第二掩膜版11，第一掩膜版10用于形成关键图形，第二掩膜版11用于形成非关键图形，如图4至图7所示。

在本实施例中，提供用于形成关键图形的第一掩膜版10，所述关键图形指线条宽度及图形周期较小的图形；第一掩膜版10的截面结构图如图4所示，第一掩膜版10的俯视图如图5所示。例如图形周期小于193nm浸没式光刻机的单次光刻极限的图形。提供用于形成非关键图形的第二掩膜版11，所述非关键图形指关键图形以外的图形，其尺寸及周期均大于关键图形，图6为第二掩膜版11的截面结构图，图7为第二掩膜版11的俯视图。

在一个具体实施例中，提供第一掩膜版10，如图5、图6所示，该掩膜版的线条宽度及周期均为设计图1中的线条宽度和周期的2倍。这是由于设计图1的图形周期小于193nm浸入式光刻机的单次光刻极限，必须采用扩大周期的方法才能将图形通过光刻工艺转移。提供第二掩膜版11，如图6、图7所示。该掩膜版用于形成非关键图形。

特别的，如图5所示，第一掩膜版10的线条和间隙的距离可以相同或不同，根据实际光刻需求调整具体尺寸。

步骤S03，分别利用第一掩膜版10和第二掩膜版11对第一光罩层20进行光刻，如图8、图9所示。

在本实施例中，采用两块掩膜版分别进行曝光，一块掩膜版用于形成关键图形，另一块掩膜版用于形成非关键图形，由于采用分别曝光形成光刻图案，尺寸大的结构与尺寸小的结构在曝光中不会相互影响，避免光刻后某些临近大尺寸结构的小尺寸结构的图形变形，或尺寸超出范围，基于本实施例提供的掩膜版组，可以将关键图形及非关键图形转移到同一光罩 层中，由此可以解决传统自对准双重图形成像方法中对光刻胶需求过多的问题，并且减少了衬底在不同设备间流转的次数。

在一个具体实施例中，首先使用用于形成关键图形的第一掩膜版10对第一光罩层20进行曝光，第一掩膜版10下光强分布100如图8所示；不进行显影工艺，接着使用用于形成非关键图形的第二掩膜版11对第一光罩层20进行曝光，第二掩膜版11下光强分布110如图9所示；将进行两次曝光后的衬底放入匀胶机中一次显影，形成光刻图形201，如图10所示。

其中，两次曝光使用的光刻胶为正性光刻胶，显影工艺为负显影，即感光区域光刻胶发生固化交联，未感光区域在负显影工艺中被去除。

步骤S04，进行刻蚀，形成第一次图形300于第二掩膜层30中，并去除第一光罩层20，如图11至图14所示。

在本实施例中，以上述光刻图形201为掩膜对第二掩膜层30进行刻蚀，获得第一次图形300，然后再去除第一光罩层20。

进一步的，在实际应用中，可能需要对第一次图形300进行裁剪，以获得合适尺寸的第一次图形。通常，由于光刻和/或刻蚀工艺存在一定的波动性，同时掩膜版的线条宽度也存在一定的冗余范围，使得刻蚀后形成图形的尺寸和设计图形尺寸有一定的偏差；或者为了获得更小尺寸的图形，往往需要对刻蚀形成的图形进行裁剪工艺，来获得符合设计要求的图形尺寸。其中，裁剪工艺可以视具体的工艺步骤而定，例如，当刻蚀后形成的刻蚀图形尺寸偏大时，可以通过裁剪刻蚀对第一次图形300进行裁剪。所述裁剪对象可以为第一掩膜层40、第二掩膜层30等及其叠层。所述裁剪刻蚀为对刻蚀后形成的图形，在去除其上掩膜之前，再次进行刻蚀，或采用新的横向尺寸刻蚀工艺，即在纵向刻蚀过程中控制刻蚀工艺条件或刻蚀反应气体等实现对横向尺寸的精确刻蚀。。

在一个具体实施例中，以第一光罩层20在光刻后形成的光刻图形201为掩膜，对第二掩膜层30即无定性碳层及硬质抗反射层进行刻蚀，并去除第一光罩层20，获得第一次图形300。其中，对第一次图形300进行测量，如果图形的尺寸在大于设计要求尺寸的一定范围内，则根据要裁剪的尺寸及裁剪刻蚀速率计算需要增加刻蚀的时间，并再次对第一次图形300进行 刻蚀，直至刻蚀后形成图形的尺寸达到设计要求。

步骤S05，在第一次图形300周围形成侧墙310，并去除第一次图形300，如图15至图17所示。

在本实施例中，所述在第一次图形300周围形成侧墙310包括：

淀积第一顶层掩膜层31；进行各向异性刻蚀，以在第一次图形300的侧壁上形成侧墙310。

在实际应用中，可以根据设计的侧墙310厚度及侧壁与平面的沉积薄膜速率比值，计算要设定的薄膜沉积厚度，然后采用沉积工艺，如原子层薄膜沉积工艺，沉积第一顶层掩膜层31，如SiO₂薄膜。接着采用各向异性刻蚀，如RIE、ICP等刻蚀工艺对SiO₂薄膜进行刻蚀，直至暴露或部分刻蚀第一掩膜层40，形成侧墙310。最后采用刻蚀工艺去除第一次图形300。其中，去除第一次图形300的刻蚀工艺需保持侧墙310的形状并保证其尺寸不受刻蚀工艺的影响。

步骤S06，以侧墙310为掩膜进行刻蚀，在第一掩膜层40中形成第一掩膜层图形，并去除侧墙310，而后，对第一掩膜层图形进行修正，获得第二次图形。如图18至图22所示。

在本实施例中以侧墙310为掩膜，对第一掩膜层40进行刻蚀，获得第一掩膜层图形400，然后去除侧墙，并对第一掩膜层图形400进行修正，将修正后的第一掩膜层图形400作为第二次图形410。

在实际应用中，由于自对准双重图形成像方法形成的图形为闭合的，因此需要使用一步刻蚀步骤去除多余的连接部分，对形成的第一掩膜层图形400进行修正，并将修正后的第一掩膜层图形作为第二次图形410。例如：在获得第二次图形410的步骤中，在形成第一掩膜层图形400并去除侧墙310之后，对第一掩膜层图形400进行光刻刻蚀工艺，去除多余的连接部分，将修正后的第一掩膜层图形作为第二次图形410。其中，对第一掩膜层图形400进行修正包括：

形成第二顶层掩膜层60和第二光罩层70；使用第三掩膜版12对第二光罩层70进行光刻，第三掩膜版12用于形成第一掩膜层图形400的修正图形；以第二光罩层70为掩膜对第二顶层掩膜层60进行刻蚀，以完成第 一掩膜层图形400的修正。其中，所述修正指去除多余的侧墙310，使掩膜图形不再因自对准双重图形成像方法的固有特点，导致形成图像全部为闭合图形，如图20所示。

在一个具体实施例中，以侧墙310为掩膜，对第一掩膜层40，如Si₃N₄薄膜进行刻蚀，直至暴露待刻蚀层50，如ILD层。然后再旋涂第二顶层掩膜层60，如无定型碳薄膜薄膜，或选择其它与第一掩膜层及待刻蚀层选择刻蚀比大的材料及对应制备工艺。利用第三掩膜版12进行光刻工艺，形成第一掩膜层图形400的修正图形，然后通过刻蚀去除多余的侧墙310，以达到对第一掩膜层图形400进行修正的目的，并将修正后的第一掩膜层图形作为第二次图形410。

步骤S07，进行刻蚀将第二次图形410转移到待刻蚀层50上，并去除第一掩膜层40，如图23、图24所示。

在本实施例中，通过干法刻蚀或湿法刻蚀将第二次图形410转移到待刻蚀层上。由于自对准双重图形成像方法具有易于控制套准精度和线宽尺寸的优点，尤其适用于集成电路互连工艺，所述第二次图形410可以为铜互连沟槽图形500，通过刻蚀工艺将第二次图形410转移到待刻蚀层50后，去除第一掩膜层40，然后可通过大马士革工艺形成金属线条。

实施例二

在本实施例中，不同于实施例一，采用负性光刻胶及正显影工艺完成本实施例中的光刻工艺，同时采用对光刻胶进行修正的方法，最终达到对第一掩膜层图形400进行修正，获得第二次图形410。在本实施例中，仅描述同实施例一中不同的部分，相同的部分仅作简单阐述。

步骤S11，提供衬底，所述衬底上依次形成有待刻蚀层50、第一掩膜层40、第二掩膜层30、第一光罩层20，如图3所示。

在本实施例中，所述衬底为Ge衬底，主要应用于高速器件领域。并且衬底上形成有待刻蚀层50、第一掩膜层40、第二掩膜层30、第一光罩层20。所述待刻蚀层50、第一掩膜层40、第二掩膜层30同实施例一，此处不再列举。不同于实施例一，本实施例中第一光罩层20采用负性光刻胶层 或负性光刻胶层及顶层抗反射层的叠层。

步骤S12，提供第一掩膜版10和第二掩膜版11，第一掩膜版10用于形成关键图形，第二掩膜版11用于形成非关键图形，如图4至图7所示。

本步骤同实施例一的步骤S02，提供用于形成关键图形的第一掩膜版10，所述关键图形指线宽较小的图形；提供用于形成非关键图形的第二掩膜版11，所述非关键图形指关键图形以外的图形，其尺寸及周期均大于关键图形。

步骤S13，分别利用第一掩膜版10和第二掩膜版11对第一光罩层20进行光刻，如图8、图9所示。

在本实施例中，第一掩膜版10和第二掩膜版11同实施例一。由于将设计图1中的关键图形设计到一块掩膜版中，将设计图1中的非关键图形设计到另一掩膜版中，不会造成一块掩膜版用于同时形成关键图形及非关键图形导致的光刻工艺窗口过小的问题，使得可以将关键图形及非关键图形转移到同一光罩层中。

不同于实施例一，本实施例中两次曝光使用负性光刻胶，显影工艺为正显影工艺，即感光区域光刻胶发生交联，并在正显影工艺中被保留。在显影完成后，对光刻图形201的尺寸进行测量，当光刻图形201尺寸比设计值略大，或者为获得更小的关键尺寸时，可以通过湿法收缩工艺对光刻图形201尺寸进行裁剪；所述湿法收缩工艺指在光刻图形201表面涂覆酸性材料，并经高温烘焙和再次显影，将表面反应的光刻胶去掉，对光刻图形201尺寸进行裁剪。所述裁剪对象可以为光刻胶层、硬质抗反射层及其叠层。此外，在其他实施例中，还可通过过曝光和/或过显影来获得更小的关键尺寸，所述过曝光可以通过增强光罩光强和/或增加曝光时间达到；所述过显影可以通过增加显影液浓度和/或增加显影时间达到，也可以为对获得的光刻图形201再次进行显影。

在一个具体实施例中，首先使用用于形成关键图形的第一掩膜版10对第一光罩层20进行曝光，不进行显影工艺，接着使用用于形成非关键图形的第二掩膜版11对第一光罩层20进行曝光，将进行两次曝光后的衬底放入匀胶机中一次显影，形成光刻图形201；然后，可通过湿法收缩工艺对 光刻图形201进行裁剪。其中，所述湿法收缩工艺通过酸性化学液体与光刻胶反应，然后去除酸性化学液体及表面反应的光刻胶，以实现对光刻图形201的裁剪。进一步的，可通过控制涂覆有酸性化学液体的光刻胶的烘焙温度，以及酸性化学液体与光刻胶的反应时间，来获得精准的裁剪尺寸。

此外，对第一光罩层20进行的曝光可以为过曝光，以获得比第一掩膜版10关键尺寸更小的光刻图形201关键尺寸，两次曝光后的显影可以为过显影或正常显影之后使用湿法收缩工艺，以减小形成的光刻图形201的关键尺寸。

步骤S14，进行刻蚀，形成第一次图形300于第二掩膜层30中，并去除第一光罩层20，如图11至图14所示。

在本实施例中，以第一掩膜版10及第二掩膜版11对第二掩膜层30进行刻蚀，获得第一次图形300，然后再去除第一光罩层20。由于步骤S13已对光刻图形201进行了裁剪，本步骤无需再对第一次图形300进行裁剪。

特别的，当步骤S13中对光刻图形201的裁剪仍不满足设计要求或希望进一步减小第一次图形300的关键尺寸，可以对第一次图形300进行裁剪。例如，通过实施例一中的裁剪刻蚀对第一次图形300进行裁剪。

步骤S15，在第一次图形300周围形成侧墙310，并去除第一次图形300，如图15至图17所示。此处同实施例一的步骤S05，不再详述。

步骤S16，以侧墙310为掩膜进行刻蚀，在第一掩膜层40中形成第一掩膜层图形400，并去除侧墙310，而后对第一掩膜层图形进行修正，获得第二次图形410，如图18至图22所示。

在本实施例中，以上述侧墙310为掩膜，对第一掩膜层40进行刻蚀，获得第一掩膜层图形400，然后去除侧墙310，并对第一掩膜层图形400进行修正，获得第二次图形410。其中，对第一掩膜层图形400进行修正的掩膜图形，要通过光刻工艺获得。

步骤S17，进行刻蚀将第二次图形410转移到待刻蚀层50上，并去除第一掩膜层40，如图23、图24所示。

通过干法刻蚀或湿法刻蚀将第二次图形410转移到待刻蚀层50上。上述第二次图形410可以为集成电路前段的栅极图形等。

在本发明实施例中，通过将关键图形与非关键图形分解到两个掩膜版中，克服了将关键图形与非关键图形制作在一块掩膜版中时，光刻过程造成的工艺窗口过小的问题，使得两次光刻可以在同一光罩层上进行，降低了传统自对准双重图形成像方法中对光刻胶层及掩膜层的过多需求，并且，两次光刻在同一台光刻机内按序做完，减小了产品生产周期，最终达到降低光刻成本的目的。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可。尤其，对于实施例二而言，由于其是本发明提供的方法的另一种示例，所以描述得比较简单，相关之处参见实施例一的部分说明即可。以上所描述的实施例仅仅是示意性的，本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。