一种opc中双掩膜版的检测方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种OPC中双掩膜版的检测方法。
【背景技术】
[0002]集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimens1n,⑶),随着关键尺寸的缩小，甚至缩小至纳米级，而正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
[0003]光刻技术是集成电路制造工艺发展的驱动力，也是最为复杂的技术之一。相对与其它单个制造技术来说，光刻技术的提高对集成电路的发展具有重要意义。在光刻工艺开始之前，首先需要将图案通过特定设备复制到掩膜版上，然后通过光刻设备产生特定波长的光将掩膜版上的图案结构复制到生产芯片的硅片上。但是由于半导体器件尺寸的缩小，在将图案转移到硅片的过程中会发生失真现象，如果不消除这种失真现象会导致整个制造技术的失败。因此，为了解决所述问题可以对所述掩膜版进行光学临近修正(OpticalProximity Correct1n, 0PC),所述OPC方法即为对所述光刻掩膜版进行光刻前预处理,进行预先修改，使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。
[0004]在半导体器件进入纳米级别以后，在图案化的过程中引入了双掩膜版(doublepatterning)技术来制备多晶硅层，通常选用两个掩膜版来得到最后的多晶硅团，其中所述第一掩膜版Pl用来连接所述多晶硅线端(Line End, LE),同时在OPC过程中加入成像散射条(Print Scattering Bars, PSB),第二掩膜版P2切断所述线端(Line End, LE)同时去除所述成像散射条(Print Scattering Bars, PSB)。
[0005]因此如何保证所述多晶硅图案的逼真(fidelity)成为一个非常关键的问题，这意味着所有的第一掩膜层中添加的成像散射条(Print Scattering Bars,PSB)和添加的多晶硅线端(Line End, LE)连接端要全部去除而且不能对初始的多晶硅图案造成损坏。
[0006]现有技术中为了实现该目的通常需要进行两项检查，(I)多晶硅线端(POLY LineEnd, LE)连接图案以及成像散射条(Print Scattering Bars, PSB)都包含在所述第二掩膜版中，(2)第二掩膜版和初始多晶硅图案没有相互交叉(intersect1n)。但是在实际工艺中更加复杂，除了多晶硅线端(POLY Line End，LE)连接图案以及成像散射条(PrintScattering Bars, PSB)以外,在第一掩膜层中还需要增加其他的辅助图案，以避免第一掩膜图案搭桥(bridge)、连线(Pinch)。另外，工艺变量(process variat1n)也需要进行考察，例如所述光刻对准位移(litho Overlay shift)、蚀刻偏差的变化(Etch biasvariat1n)等。
[0007]因此，虽然现有技术中存在对多晶硅图案的双图案监控方法，但是所述方法过于简单，而且没有考虑实际工艺中各种影响因素，对于所述双图案的检测结果准确度较低，造成最后多晶硅图案失真，需要对现有方法作进一步的改进，以便消除现有技术中存在的各种问题。
【发明内容】
[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]本发明提供了一种OPC中双掩膜版的检测方法，包括:
[0010]步骤(a)提供第一掩膜版和第二掩膜版，并确定所述第一掩膜版中需要清除的图案以及需要最终保持的图案；
[0011]步骤(b)执行常规检查步骤，以确保所述第二掩膜版包围所述需要清除的图案，同时不会和所述需要最终保持的图案形成接触；
[0012]步骤(C)执行工艺变量检查步骤，以保证所述第二掩膜版的对准误差以及蚀刻误差在可接受范围之内。
[0013]作为优选，所述需要最终保持的图案包括目标图案以及目标图案周围的虚拟图案；
[0014]所述需要清除的图案包括目标图案线端连接图案、连接图案辅助图案以及成像散射条。
[0015]作为优选，所述目标图案线端连接图案将部分所述目标图案头对头的连接为一体；
[0016]所述连接图案辅助图案将所述部分目标图案线端连接图案连接在一起。
[0017]作为优选，所述步骤(C)包括以下子步骤:
[0018]步骤(C-1)执行蚀刻偏差的检查，以保证所述蚀刻偏差在可接受的蚀刻误差范围之内。
[0019]作为优选，在所述步骤(C-1)中以所述第二掩膜版蚀刻后的版图层为基准进行评价。
[0020]作为优选，所述步骤(C)包括以下子步骤:
[0021]步骤(c-2)执行光刻对准误差的检查，以保证所述对准误差在可接受的蚀刻误差范围之内。
[0022]作为优选，所述步骤(c-2)进一步包括:
[0023]步骤(c-2-l)确定所述第二掩膜版的切割端和非切割端，所述第二掩膜版的切割端为所述目标图案线端连接图案和所述目标图案相连接的两端，所述非切隔端为所述目标图案线端连接图案和所述目标图案没有接触的两端；
[0024]步骤(c-2-2)将所述第二掩膜版的非切割端两端的边界分别往里收缩距离A和往外扩张距离A，然后检查所述第二掩膜版是否能完全包围所述需要清除的图案，同时不会和所述需要最终保持的图案相接处，其中，所述A为光刻工艺对准误差，取值范围为6-30nm，优选为12.5nm。
[0025]作为优选，所述方法还包括步骤(d)对所述连接图案辅助图案进行检查，以保证所述连接图案辅助图案能够完全去除。
[0026]作为优选，所述步骤(d)包括以下子步骤:
[0027]步骤(d-Ι)确定所述第二掩膜版和所述连接图案辅助图案的切割端和非切割端，所述第二掩膜版和所述连接图案辅助图案的切割端为所述目标图案线端连接图案和所述目标图案连接的两端，所述非切隔端为所述目标图案线端连接图案和所述目标图案没有接触的两端；
[0028]步骤(d_2)在所述切割端方向上，检查所述第二掩膜版能否完全包围所述连接图案辅助图案，若能完全包围则检查所述第二掩膜版的边缘和所述连接图案辅助图案的边缘之间的距离是否大于B，其中B为10-60nm，优选为30nm ；
[0029]若所述距离大于B则符合要求。
[0030]作为优选，若所述距离小于B，则检查该距离小于B的区域的长度是否小于C，若该长度小于C则符合误差要求，其中C为lO-lOOnm，优选为25nm。
[0031]本发明为了解决现有技术中存在的问题，提供了一种OPC中双图案掩膜版检查方法，
[0032]本发明的优点在于:
[0033](I)能够最大程度的保证所述目标图案中所述双掩膜版的逼真；
[0034](2)考虑了工艺过程中各种变量的影响，例如所述光刻对准位移(litho Overlayshift)、蚀刻偏差的变化(Etch bias variat1n)等。
[0035](3)对于OPC过程以及OPC光刻掩膜版输出的运行时间影响非常小。
【附图说明】
[0036]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0037]图1a-1c为本发明的一【具体实施方式】中所述掩膜图案检测的过程中掩膜的结构示意图；
[0038]图2为本发明的一【具体实施方式】中所述掩膜图案检测的过程中掩膜的SEM图；
[0039]图3为本发明的一【具体实施方式】中所述掩膜图案检测的方法流程图。
【具体实施方式】
[0040]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0041]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文