半导体晶圆的制作方法

本发明涉及半导体晶圆。

背景技术：

迄今，已知有提高在si基板上通过外延晶体生长所形成的氮化物半导体层的品质的技术(例如参见专利文献1)。

根据专利文献1记载的技术，认为通过以不同成膜条件的多个阶段形成作为在包含si基板的基板的表面形成的缓冲层的aln系薄膜，使得在其上形成的iii族氮化物薄膜层中的裂纹、凹坑减少。

现有技术文献

专利文献

专利文献1：日本特开2007-59850号公报

技术实现要素：

发明要解决的问题

然而，即使使用专利文献1中记载的技术等，也并不是在si基板上形成的全部氮化物半导体层的品质都会提高。因此，如果要求高品质的氮化物半导体层，则不满足标准的不合格品会增加，成品率会降低。

本发明的目的在于提供在si基板上具备氮化物半导体层的半导体晶圆，其在特定的用途中具有足够的耐压、具有能够以良好的成品率进行制造的结构。

用于解决问题的方案

本发明的一个方案为了实现上述目的，提供以下的[1]～[3]的半导体晶圆。

一种半导体晶圆，其具备：以si作为主要成分的基板，在前述基板上形成的、以aln层作为最下层的缓冲层，以及在前述缓冲层上形成的、包含ga的氮化物半导体层，前述aln层的上表面的凹坑密度大于0且小于2.4×10¹⁰cm^-2。

根据上述[1]所述的半导体晶圆，其中，前述aln层的上表面的凹坑密度为5.5×10⁹cm^-2以下。

根据上述[2]所述的半导体晶圆，其中，前述aln层的上表面的凹坑密度为1.4×10⁹cm^-2以下。

发明的效果

根据本发明，能够提供在si基板上具备氮化物半导体层的半导体晶圆，其在特定的用途中具有足够的耐压、具有能够以良好的成品率进行制造的结构。

附图说明

图1是实施方式的半导体晶圆的垂直截面图。

图2a是示出实施方式的半导体晶圆的制造工序的垂直截面图。

图2b是示出实施方式的半导体晶圆的制造工序的垂直截面图。

图2c是示出实施方式的半导体晶圆的制造工序的垂直截面图。

图3a是示出实施例的试样a的电流-电压特性的图表。

图3b是实施例的试样a的垂直方向的截面tem图像。

图4a是示出实施例的试样b的电流-电压特性的图表。

图4b是实施例的试样b的垂直方向的截面tem图像。

图5a是示出实施例的试样c的电流-电压特性的图表。

图5b是实施例的试样c的垂直方向的截面tem图像。

图6a是示出实施例的试样d的电流-电压特性的图表。

图6b是实施例的试样d的垂直方向的截面tem图像。

图7a是示出实施例的试样e的电流-电压特性的图表。

图7b是实施例的试样e的垂直方向的截面tem图像。

图8a是示出实施例的试样f的电流-电压特性的图表。

图8b是实施例的试样f的垂直方向的截面tem图像。

图9a是示出实施例的试样g的电流-电压特性的图表。

图9b是实施例的试样g的垂直方向的截面tem图像。

图10是示出由实施例的试样a～g的测定结果得到的、形成aln层时的露点与aln层的上表面的凹坑密度的关系的图表。

具体实施方式

(半导体晶圆的构成)

图1是实施方式的半导体晶圆1的垂直截面图。半导体晶圆1具备以si作为主要成分的基板10、在基板10上形成的缓冲层11、以及在缓冲层11上形成的、包含ga的氮化物半导体层12。缓冲层11包括aln层11a以及在其上形成的上层11b。

基板10是以si作为主要成分的基板，典型的是si基板。si基板可以以低成本预备大口径的基板。

aln层11a是覆盖基板10的表面的不含ga的膜，防止基板10中包含的si与在基板10的上方形成的层中包含的ga反应。

aln层11a可以具有包含在低温(例如1000～1150℃)下形成的低温层以及其上的在高温(例如1100～1300℃)下形成的高温层的2层结构。aln层11a的生长温度越高，晶体品质越高，与基板10的晶格失配所导致的应变越大。并且，aln层11a的应变越大，越容易在上表面形成凹坑。

因此，通过使aln层11a的与基板10接触的下层为晶体品质低的低温层，可以抑制应变，抑制aln层11a的上表面的凹坑的产生。另一方面，通过使aln层11a的上层为晶体品质高的高温层，可以提高在aln层11a上外延生长的氮化物半导体层12的晶体品质。

在aln层11a的上表面存在的凹坑会成为在aln层11a上形成的外延晶体层(缓冲层11的上层11b和氮化物半导体层12)中的缺陷的原因。

构成缓冲层11的上层11b和氮化物半导体层12的gan系晶体沿横向也生长，因此如果是某种程度的量的缺陷，则可以在生长中修复(上层中不继承缺陷)。然而，如果aln层11a的上表面的凹坑密度大至某种程度，则缓冲层11的上层11b和氮化物半导体层12的生长所带来的缺陷的修复无法追及，缺陷会残留到氮化物半导体层12的上表面附近。这种氮化物半导体层12中包含的缺陷的量会对半导体晶圆1的纵向的耐压产生影响。需要说明的是，本实施方式中的耐压是指电流密度达到1×10^-6a/mm²时的电压。

此外，即使氮化物半导体层12的缺陷的密恒定，如果从半导体晶圆1切出的半导体器件的芯片面积增大，则半导体器件中包含的缺陷的量会增大，因此对可靠性产生的不良影响也会增大。因此，在从半导体晶圆1切出电流等级大、芯片面积大的半导体器件的情况下，要求将aln层11a的上表面的凹坑密度控制得更低。

aln层11a的上表面的凹坑密度大于0且小于2.4×10¹⁰cm^-2。该情况下，缓冲层11的上层11b和氮化物半导体层12的缺陷密度被控制在半导体晶圆1的纵向的耐压变得大于约650v的程度，可以从半导体晶圆1切出芯片面积例如约为2mm²的10a级的半导体器件。换言之，即使在aln层11a的上表面存在凹坑，如果其密度小于2.4×10¹⁰cm^-2，则应用于650v、10a级的半导体器件也是没有问题的。

此外，aln层11a的上表面的凹坑密度优选为5.5×10⁹cm^-2以下。该情况下，缓冲层11的上层11b和氮化物半导体层12的缺陷密度被控制在半导体晶圆1的纵向的耐压变得大于约650v的程度，可以从半导体晶圆1切出芯片面积例如约为7mm²的30av级的半导体器件。换言之，即使在aln层11a的上表面存在凹坑，如果其密度为5.5×10⁹cm^-2以下，则应用于650v、30a级的半导体器件也是没有问题的。

此外，aln层11a的上表面的凹坑密度更优选为1.4×10⁹cm^-2以下。该情况下，缓冲层11的上层11b和氮化物半导体层12的缺陷密度被控制在半导体晶圆1的纵向的耐压变得大于约650v的程度，可以从半导体晶圆1切出芯片面积例如约为16mm²的70av级的半导体器件。换言之，即使在aln层11a的上表面存在凹坑，如果其密度为1.4×10⁹cm^-2以下，则应用于650v、70a级的半导体器件也是没有问题的。

需要说明的是，上述半导体器件的特性是例子，使用半导体晶圆1制造的半导体器件的特性并不限定于这些。例如，通过在半导体晶圆1中加入用于提高纵向的耐压的层叠结构，可以应用于在更高电压下工作的半导体器件。

如此，通过以aln层11a的上表面的凹坑密度作为标准判定半导体晶圆1的品质(纵向的耐压)，根据半导体晶圆1的用途来设定该判定标准，可以在确保半导体晶圆1的品质的同时提高制造成品率。

缓冲层11的上层11b由氮化物半导体(包含iii族元素和n的1～3元系的化合物半导体)构成，例如在氮化物半导体层12由gan形成的情况下，由alxga1-xn(0≤x≤1)构成。上层11b可以具有超晶格结构、梯度组成结构等多层结构。

超晶格结构例如为al组成x大(晶格常数大)的alxga1-xn膜与al组成y为0或小(晶格常数小)的alyga1-yn膜交替层叠而得的结构。在基板10的热膨胀系数小于构成缓冲层11、氮化物半导体层12的氮化物半导体的热膨胀系数的情况下，在基板10上以高温使氮化物半导体生长后的冷却时，氮化物半导体比基板10更大幅地收缩，氮化物半导体产生拉伸应力。该情况下，为了利用缓冲层11所产生的压缩应力来抵消氮化物半导体所产生的拉伸应力，优选alxga1-xn膜的al组成x和alyga1-yn膜的al组成y满足0≤y<x≤1的条件且alxga1-xn膜比alyga1-yn膜薄。梯度组成缓冲结构例如为以al组成x从下层向上层递减的方式层叠有al组成x不同的多个alxga1-xn膜的结构。

在采用超晶格缓冲结构的情况下，可以抑制因以si作为主要成分的基板10与氮化物半导体层12的热膨胀系数差而产生的在半导体晶圆1的下侧(基板10侧)凸起的翘曲。

在以下侧凸起的方式翘曲的半导体晶圆1中，在氮化物半导体层12中产生拉伸应力，氮化物半导体层12处于非常容易产生裂纹的状态。通过使用超晶格缓冲结构，可以消除氮化物半导体层12中的拉伸应力，因此可以抑制半导体晶圆1的翘曲。

在基板10的热膨胀系数小于构成缓冲层11、氮化物半导体层12的氮化物半导体的热膨胀系数的情况下，在基板10上以高温使氮化物半导体生长后的冷却时，氮化物半导体比基板10更大幅地收缩，氮化物半导体产生拉伸应力。该情况下，为了利用因缓冲层11与氮化物半导体层12的晶格失配所产生的压缩应力来抵消氮化物半导体所产生的拉伸应力，优选的是，用无应变状态的缓冲层11的物质的量(mol)赋予权重的组成比的加权平均的a轴长(晶胞的a轴的长度)小于用无应变状态的氮化物半导体层12的物质的量(mol)赋予权重的组成比的加权平均的a轴长。

氮化物半导体层12由氮化物半导体形成，可以具有多层结构。图1所示的例子中，氮化物半导体层12由形成杂合的下层12a和上层12b构成。典型的是，下层12a由gan形成，上层12b由algan形成。该情况下，可以由半导体晶圆1制造利用在下层12a的上表面(下层12a与上层12b的界面)附近产生的二维电子气的hemt(highelectronmobilitytransistor、高电子迁移率晶体管)等功率器件、高频器件。

氮化物半导体即使在不特意掺杂杂质的情况下，氮缺失、作为炉内残留杂质的氧、硅也会作为n型掺杂物起作用，因此绝缘性低。因此，为了确保半导体晶圆1的充分的耐压，缓冲层11的上层11b包含c、fe、mn、cr、mg、co、ni等用于载流子补偿的杂质。为了充分补偿因氮缺失、炉内残留杂质而产生的载流子(电子)来抑制半导体晶圆1的耐压的降低，该氮化物半导体层12中包含的用于载流子补偿的杂质的浓度优选为1×10¹⁸cm^-3以上，此外，由于掺杂量过多时存在晶体品质降低之虞，因此优选为1×10²⁰cm^-3以下。

需要说明的是，应用半导体晶圆1的半导体器件不限于利用二维电子气的器件，例如可以是led(lightemittingdiode、发光二极管)等发光器件。

(半导体晶圆的制造方法)

以下示出半导体晶圆1的制造方法的一个例子。

图2a～图2c是示出实施方式的半导体晶圆1的制造工序的垂直截面图。

首先，在mocvd装置等制造装置的手套箱内安放基板10。此时的手套箱内的露点优选低于-30℃，更优选为-40℃以下，进一步优选为-70℃以下。露点是发生结露的温度，气氛中包含的水分量越少，露点越低。

通过使露点低于-30℃，使得aln层11a的上表面的凹坑密度小于2.4×10¹⁰cm^-2的可能性增大，通过使露点为-40℃以下，使得aln层11a的上表面的凹坑密度为5.5×10⁹cm^-2以下的可能性增大，通过使露点为-70℃以下，使得aln层11a的上表面的凹坑密度为1.4×10⁹cm^-2以下的可能性增大。露点低时凹坑密度减小是由于凹坑的形成机理与氧杂质相关。

需要说明的是，通常，在安放基板10前通过氮气吹扫等将手套箱内的水分去除，此时氧气也会与水分同时被去除。因此，通过在安放基板10时调查手套箱内的露点，可以间接获知氧气量。即，也可以使用露点作为氧气量的指标。

接着，为了将以si作为主要成分的基板10的表面氧化膜去除，对基板10的表面实施h2退火处理。该h2退火处理由于会将表面氧化膜还原，因此在900℃以上的温度条件下实施。例如，将1000℃以上且1060℃以下的温度保持10秒以上。

如果以在基板10的表面残留有表面氧化膜的状态形成aln层11a，则会发生局部的生长不良，因此会在生长不良处与正常生长处的边界产生大的应变，容易在aln层11a的上表面形成凹坑。因此，为了抑制aln层11a的上表面的凹坑的形成，优选将基板10的表面氧化膜去除。

进而，为了使在基板10上形成的aln层11a及其上的各层的基板面内的晶体品质均匀，可以通过氨处理在基板10的表面形成氮化硅膜。通过在基板10的表面形成氮化硅膜，使得aln层11a与基底的晶格匹配性提高，因此可以使aln层11a进行高温生长而不产生裂纹。通过高温生长使aln层11a的晶体品质提高，由此使得在其上生长的各层的晶体品质也提高。

氮化硅膜以0.5nm以上且3nm以下的厚度、典型的是1nm左右的厚度形成。在此，如果以在基板10的表面残留有表面氧化膜的状态形成氮化硅膜，则氮化硅膜的厚度会产生不均，因此在基板10上形成的aln层11a会产生应变，容易在其上表面形成凹坑。

需要说明的是，即使是在形成aln层11a前不在基板10的表面形成氮化硅膜的情况下，在形成aln层11a后，通过氮从aln层11a的扩散，也可以在基板10的表面局部形成氮化硅膜。然而，该局部的氮化硅膜当然不具有提高aln层11a等的晶体品质的效果。

以不在基板10的表面形成氮化硅膜的方式，为了形成aln层11a而不产生裂纹，例如以900℃左右的低温使结晶性较差的aln生长后，在其上使aln进行高温生长即可。

接着，如图2a所示，通过mocvd等使aln在基板10上生长，形成aln层11a。

此外，如上所述，一开始以低温(例如1000～1150℃)使aln生长，然后将生长温度切换成高温(例如1100～1300℃)使aln生长，可以形成具有低温层及其上的高温层的aln层11a。

接着，如图2b所示，通过mocvd等在aln层11a上形成由氮化物半导体形成的上层11b，得到缓冲层11。

缓冲层11优选以构成缓冲层11的氮化物半导体晶体的(0001)晶体面与基板10的基板面大致平行的方式形成。通过使晶体面统一，可以发挥晶体本来的特性。形成缓冲层11时，通过以使属于iii族的ga、al的原料气体的供给分压高于基板10的晶体最表面的分压的原料供给比和温度的范围(例如v族原料气体的供给量相对于iii族原料气体的供给量之比的值大于1、温度小于1400℃)进行晶体生长，可以使构成缓冲层11的氮化物半导体晶体的(0001)晶体面与基板10的基板面大致平行。

接着，如图2c所示，通过mocvd等在缓冲层11上形成包含ga的氮化物半导体层12，得到半导体晶圆1。

然后，可以通过截面tem(transmissionelectronmicroscope、透射电子显微镜)观察等测定所得半导体晶圆1的aln层11a的上表面的凹坑密度，并基于与半导体晶圆1的用途相应的凹坑密度的标准进行是否合格(能否使用)的判定。

例如，在将半导体晶圆1应用于650v、10a级的半导体器件的情况下，aln层11a的上表面的凹坑密度小于2.4×10¹⁰cm^-2时可以认为合格。此外，在将半导体晶圆1应用于650v、30a级的半导体器件的情况下，aln层11a的上表面的凹坑密度为5.5×10⁹cm^-2以下时可以认为合格。此外，在将半导体晶圆1应用于650v、70a级的半导体器件的情况下，aln层11a的上表面的凹坑密度为1.4×10⁹cm^-2以下时可以认为合格。

需要说明的是，aln层11a的上表面的凹坑密度的测定和是否合格的判定只要是在形成aln层11a后，则可以在任意的时间点进行。例如，可以在刚形成aln层11a后进行。

(实施方式的效果)

根据上述实施方式，能够提供在si基板上具备氮化物半导体层的半导体晶圆及其制造方法，所述半导体晶圆在特定的用途中具有足够的耐压，具有能够以良好的成品率制造的结构。

实施例

关于上述实施方式的半导体晶圆1，研究形成aln层11a时的气氛的露点、aln层11a的上表面的凹坑密度、以及半导体晶圆1的耐压的关系。以下对其细节进行说明。

在本实施例中，制造具有下表1所示的结构的半导体晶圆、即试样a～g，进行评价。需要说明的是，已确认基板10的厚度、直径、主面的偏离角和导电类型不会对半导体晶圆的耐压产生影响。

[表1]

试样a～g的形成aln层11a时的气氛的露点各不相同，由此使得aln层11a的上表面的凹坑密度不同。此外，试样a～g的aln层11a的上表面的凹坑密度各不相同，由此使得缓冲层11与氮化物半导体层12的缺陷量不同，耐压不同。

下表2示出试样a～g各自的形成aln层11a时的气氛的露点、aln层11a的上表面的凹坑密度和纵向的耐压。试样a～g的纵向的耐压是在形成于氮化物半导体层12的上层12b上的金属电极与基板10之间施加电压而测定的。

[表2]

表2的“判定α”是将试样a～g应用于芯片面积为2mm²的650v、10a级的半导体器件时的判定结果，aln层11a的上表面的凹坑密度小于2.4×10¹⁰cm^-2的试样获得合格的判定“○”，aln层11a的上表面的凹坑密度为2.4×10¹⁰cm^-2以上的试样获得不合格的判定“×”。

表2的“判定β”是将试样a～g应用于芯片面积为7mm²的650v、30a级的半导体器件时的判定结果，aln层11a的上表面的凹坑密度为5.5×10⁹cm^-2以下的试样获得合格的判定“○”，aln层11a的上表面的凹坑密度大于5.5×10⁹cm^-2的试样获得不合格的判定“×”。

表2的“判定γ”是将试样a～g应用于芯片面积为16mm²的650v、70a级的半导体器件时的判定结果，aln层11a的上表面的凹坑密度为1.4×10⁹cm^-2以下的试样获得合格的判定“○”，aln层11a的上表面的凹坑密度大于1.4×10⁹cm^-2的试样获得不合格的判定“×”。

图3a是示出试样a的电流-电压特性的图表。图3b是垂直方向的截面tem图像。在图3b的tem图像中以箭头示出确认到的主要的凹坑的位置。

图4a是示出试样b的电流-电压特性的图表。图4b是垂直方向的截面tem图像。在图4b的tem图像中以箭头示出确认到的主要的凹坑的位置。

图5a是示出试样c的电流-电压特性的图表。图5b是垂直方向的截面tem图像。在图5b的tem图像中以箭头示出确认到的主要的凹坑的位置。

图6a是示出试样d的电流-电压特性的图表。图6b是垂直方向的截面tem图像。在图6b的tem图像中以箭头示出确认到的主要的凹坑的位置。

图7a是示出试样e的电流-电压特性的图表。图7b是垂直方向的截面tem图像。在图7b的tem图像中以箭头示出确认到的主要的凹坑的位置。

图8a是示出试样f的电流-电压特性的图表。图8b是垂直方向的截面tem图像。根据图8b的tem图像，几乎无法确认aln层11a的上表面的凹坑的存在。

图9a是示出试样g的电流-电压特性的图表。图9b是垂直方向的截面tem图像。根据图9b的tem图像，几乎无法确认aln层11a的上表面的凹坑的存在。

表2所示的试样a～g的aln层11a的上表面的凹坑密度是根据在图3～9所示的截面tem图像的规定的视野(图3～9所示的截面tem图像的横向的宽度)和纵深(图3～9所示的截面tem图像的与纸面垂直的方向的宽度)的范围内测量到的凹坑数求出的。此外，表2所示的试样a～g的纵向的耐压根据图3～9所示的电流-电压特性求出。下表3示出关于试样a～g的凹坑数测量的视野和纵深、以及在由该视野和纵深所规定的范围内测量到的凹坑数。

[表3]

图10是由试样a～g的测定结果得到的、示出形成aln层11a时的露点与aln层11a的上表面的凹坑密度的关系的图表。

以上对本发明的实施方式和实施例进行了说明，但本发明不限定于上述实施方式和实施例，可以在不脱离发明的主旨的范围内实施各种变形。

此外，上述记载的实施方式和实施例并不限定权利要求书所要保护的发明。此外，应注意实施方式和实施例中说明的特征的组合并非全部是用于解决发明的问题的方案所必需的。

产业上的可利用性

提供在si基板上具备氮化物半导体层的半导体晶圆，其在特定的用途中具有足够的耐压，具有能够以良好的成品率制造的结构。

附图标记说明

1半导体晶圆

10基板

11缓冲层

11aaln层

11b上层

12氮化物半导体层

12a下层

12b上层