专利名称：一种高密度纳米电极阵列及其制备方法
技术领域：
本发明涉及微加工技术领域，特别涉及一种高密度纳米电极阵列及其制备方法。
背景技术：
超微小电极，特别是纳米电极，由于其特征尺度在微米、深亚微米和纳米水平，因而具有一系列独特而优异的特性，如高传质速率、小时间常数、低IR损耗，长径比显著提高从而电场增强效果优异。因而，在微全分析系统、痕量物质检测、单细胞和DNA检测分析，场致发射等光电转换器件，及相关前沿领域有重要的应用价值。自上世纪七十年代始，超微小电极的研究工作已经逐步发展起来，但随着微纳电 子机械系统(MEMS/NEMS)，特别是生物医学微系统的飞速发展，微米尺度电极已无法满足科研及生产的需要，对单细胞、蛋白质和DNA序列的定性定量检测和分析，对纳米尺度电极提出了迫切需求。自上世纪九十年代始，纳米电极开始逐步发展起来[Damien ff. M. Arrigan. Analyst,vol. 129，1157 - 1165 (2004) ] 0目前，纳米电极的常规加工工艺包括等离子体轰击法[张学记等，高等学校化学学报，15，1772-1774 (1994)]、光刻法[Mairi. E. Sandison, etal. Lab Chip, vol. 6, 1020-1025 (2006)]、刻蚀-涂层法[R. M. Penner, et al. Science, vol. 250，1118-1121 (1990)]、熔融-蚀刻法[黄卫华等，中国发明专利，申请号99116576. 4]。但上述方法仅适用于单根纳米电极加工制备，加工效率低，无法用于纳米电极阵列的加工制备。纳米电极阵列在微纳系统领域具有更广泛应用前景，其常规加工工艺包括电子束刻蚀法[龙世兵等，中国发明专利，申请号200610003531. I]，化学生长法[杜祖亮，中国发明专利，申请号 200410010181. 2 ；Vinod. P. Menon, et al. AnalChem, vol. 67,1920-1928(1995)],及模板法[K.Krishnamoorthy, et al. AnalChem, vol. 77，5068-5071 (2005)]。但上述方法，或产率较低，或工艺兼容性差，或特征尺寸受光刻线宽限制，或均一性可控性差，限制了其大面积产业化推广和应用。为此，本发明提出了一种高密度纳米电极阵列及其制备方法。
发明内容
本发明的目的在于提出一种高密度纳米电极阵列及其制备方法，在导电性好的金属或半导体基底上，将纳米金属颗粒均匀紧密单层排布，通过高温退火工艺使纳米金属颗粒与基底紧密结合，再利用等离子体处理工艺刻蚀基底，制备实现高密度高深宽比纳米电极阵列结构。其中纳米金属颗粒起到自掩膜效果，刻蚀完成后无需额外工艺进行去除，作为纳米电极尖端，可提高电极电学特性。可见该制备方法工艺简单、成本低、产率高，适用于大面积晶片级加工，更为重要的是所加工制备纳米电极阵列密度、间距、深宽比均可控可调节，且均一性优异。为达到上述目的，本发明提供了一种高密度纳米电极阵列结构，该结构包括基底，纳米阵列，纳米金属颗粒；基底和纳米阵列为导电性好的金属或半导体材料，厚度为20 μ m - 2000 μ m ；纳米阵列制作于基底表面，是直径为5nm - 2000nm,高度5nm_200 μ m,间距5nm-2000nm的柱状或锥状纳米阵列结构；纳米金属颗粒制作于纳米阵列顶端,特征尺寸为5nm - 2000nm的球状或椭球状金
属颗粒。本发明还提供了一种高密度纳米电极阵列的制备方法，该方法包括步骤I :通过物理方法将纳米金属颗粒在基底表面均匀单层分布；步骤2 :通过高温预处理使纳米金属颗粒与基底紧密结合； 步骤3 :利用等离子体处理工艺刻蚀基底形成纳米阵列。上述方案中，步骤I中所述物理方法，包括自组装、旋涂、蒸发或提拉法，可在基底表面形成分布均匀有序的单层纳米金属颗粒。上述方案中，步骤2中所述高温预处理，温度为50_800°C，时间为10分钟_2小时。上述方案中，步骤3中所述等离子体处理工艺，包括反应离子刻蚀工艺(ReactiveIon Etching, RIE)和深反应离子刻蚀工艺(Deep ReactiveIon Etching, DRIE)。本发明提出的高密度纳米电极阵列及其制备方法，由于采用等离子体处理工艺，包括RIE和DRIE工艺，可利用常规微加工设备，实现纳米尺度电极阵列结构，无需特殊昂贵的纳米加工设备，降低成本，且工艺兼容性好。且RIE与DRIE工艺均为产业成熟可靠生产工艺，通过参数调控，可控制基底刻蚀深度，即纳米阵列高度可控，可适用于不同需求下纳米电极阵列的制备。本发明提出的高密度纳米电极阵列及其制备方法，创新性地采用单层分布的纳米金属颗粒作为刻蚀掩膜，而刻蚀结束后该纳米金属颗粒仍然保留在纳米阵列顶端作为纳米电极阵列的组成部分之一，无需额外特殊工艺将其去除，且可进一步提高该纳米电极阵列电学特性，因而本质上实现了一种无掩膜高密度纳米电极阵列制备方法，极大简化了工艺流程，降低了成本。本发明提出的高密度纳米电极阵列及其制备方法，创新地将微加工常规退火工艺引入纳米电极阵列制备流程中，使纳米金属颗粒与基底紧密结合，在后续等离子体处理过程，保证了所设计纳米电极阵列的可靠性和稳定性，从而使得所制备纳米电极阵列具有密度、间距和高度可控性高的优点，均一性非常优异，且可实现晶片级(8寸、12寸等)大面积加工，高效快速成本低。工艺简单，成本低廉，易于产业化。
图I(a)为本发明的高密度纳米电极阵列结构纳米阵列为锥状示意图；图I(b)为本发明的高密度纳米电极阵列结构纳米阵列为纳米阵列为柱状示意图；图2Ca)为本发明的高密度纳米电极阵列制备方法工艺流程图；图2(b)为本发明的高密度纳米电极阵列制备方法工艺流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明实施例作进一步详细的说明。下面结合附图阐述本发明提供的高密度纳米电极阵列及其制备方法的具体步骤。参照图1，图I (a)和图I (b)为本发明的高密度纳米电极阵列结构示意图，其纳米阵列分别为图I (a)纳米阵列为锥状，图I (b)纳米阵列为柱状。其中，基底I为导电性好的金属或半导体，厚度为20μπι- 2000μπι，金属材料如Au、Ag、Al、Ti、Pt、W、Cr等,半导体材料如高掺杂高电导率的Si、Ge、GaAs> AlAs、InAs>InP、SiC、ZnO、ZnS、CdS等；纳米阵列2为柱状或锥状纳米结构，直径为5nm - 2000nm，高度5nm-200 μ m,间距5nm-2000nm ;纳米金属颗粒3为特征尺寸5nm - 2000nm的球状或椭球状金属颗粒。参照图2 (a)和图2 (b)，图2 (a)为本发明的高密度纳米电极阵列制备方法工艺流程图，其中图2 (b)为本发明的高密度纳米电极阵列制备方法工艺流程示意图。·
则图I (a)和图I (b)所示结构的制备步骤如下步骤110 :通过自组装、旋涂、蒸发或提拉法，将纳米金属颗粒3在基底I表面均匀单层分布；步骤120 :在温度为50_800°C条件下，通过高温预处理10分钟_2小时，使纳米金
属颗粒3与基底I紧密结合；步骤130 :利用RIE或DRIE等离子体处理工艺刻蚀基底I形成纳米阵列2。如上所述，对本发明的实施例进行了详细地说明，但是只要实质上没有脱离本发明的发明点及效果可以有很多的变形，这对本领域的技术人员来说是显而易见的。因此，这样的变形例也全部包含在本发明的保护范围之内。
权利要求
1.一种高密度纳米电极阵列制备方法，其特征在于在导电性好的金属或半导体基底上，将纳米金属颗粒均匀紧密单层排布，通过高温退火工艺使纳米金属颗粒与基底紧密结合，再利用等离子体处理工艺刻蚀基底，制备实现高密度高深宽比纳米电极阵列结构。
2.根据权利要求I所述的一种高密度纳米电极阵列制备方法，其特征在于含有以下步骤 步骤I:通过物理方法将纳米金属颗粒在基底表面均匀单层分布； 步骤2 :通过高温预处理使纳米金属颗粒与基底紧密结合； 步骤3 :利用等离子体处理工艺刻蚀基底形成纳米阵列。
3.根据权利要求2所述的一种高密度纳米电极阵列制备方法，其特征在于步骤I中所述物理方法，包括自组装、旋涂、蒸发或提拉法，可在基底表面形成分布均匀有序的单层纳米金属颗粒。
4.根据权利要求2所述的一种高密度纳米电极阵列制备方法，其特征在于步骤2中所述高温预处理，温度为50-800°C，时间为10分钟-2小时。
5.根据权利要求2所述的一种高密度纳米电极阵列制备方法，其特征在于，步骤3中所述等离子体处理工艺，包括反应离子刻蚀工艺(Reactive Ion Etching, RIE)和深反应离子刻蚀工艺(Deep ReactiveIon Etching, DRIE)。
6.一种高密度纳米电极阵列结构，其特征在于包括基底，纳米阵列，纳米金属颗粒；基底和纳米阵列为导电性好的金属或半导体材料，厚度为20 μ m - 2000 μ m ； 纳米阵列制作于基底表面，是直径为5nm - 2000nm,高度5nm_200 μ m,间距5nm-2000nm的柱状或锥状纳米阵列结构； 纳米金属颗粒制作于纳米阵列顶端，特征尺寸为5nm - 2000nm的球状或椭球状金属颗粒。
全文摘要
一种高密度纳米电极阵列制备方法，在导电性好的金属或半导体基底上，将纳米金属颗粒均匀紧密单层排布，通过高温退火工艺使纳米金属颗粒与基底紧密结合，再利用等离子体处理工艺刻蚀基底，制备实现高密度高深宽比纳米电极阵列结构。本发明可利用常规微加工设备，实现纳米尺度电极阵列结构，无需特殊昂贵的纳米加工设备，降低成本，且工艺兼容性好，可实现大面积晶片级加工。且RIE与DRIE工艺均为产业成熟可靠生产工艺，通过参数调控，可控制基底刻蚀深度，即纳米阵列高度可控，可适用于不同需求下纳米电极阵列的制备。
文档编号B81C1/00GK102923645SQ201210489470
公开日2013年2月13日 申请日期2012年11月27日 优先权日2012年11月27日
发明者张海霞, 张晓升, 苏宗明, 金柏宏, 朱福运 申请人:北京大学