氮化镓制成，其以第一导电类型例如硅掺杂。下部26的外围覆盖电介质层29例如SiN，其从与关联岛18接触的下部26的端部开始高至高度H2。高度4可以在从10nm至25 μ m的范围中。电介质材料层29具有在一个原子单层和10nm之间优选地在一个原子单层和1nm之间的厚度。
[0109]每个线24的上部28例如至少部分地由II1-N化合物例如GaN制成。上部28可以以第一导电类型例如N型掺杂，或者可以不是有意地掺杂。上部28延伸至高度H3,该高度可以在从10nm至25 μ m的范围中。
[0110]在主要由GaN制成的线的情况中，线的晶体结构可以为纤维锌矿型，线沿着轴C延伸。线的晶体结构可以是立方体类型的。
[0111]有源层30是这样一种层，其中设备10提供的辐射的大部分从该层发射。根据实例，有源层30可以包括限制装置例如多个量子阱。其例如由交替的GaN和InGaN层形成，其具有分别从5nm至20nm(例如8nm)以及从Inm至1nm(例如2.5nm)的厚度。GaN层可以为例如N或P型掺杂。根据另一个实例，有源层可以包括单个InGaN层，单个InGaN层例如具有大于1nm的厚度。
[0112]半导体层32使得能够利用有源层30和/或上部28形成P-N或P_I_N结。使得将洞经由电极38注入有源层30。
[0113]半导体层32的堆可以包括由三元合金形成电子阻挡层40，其例如由与附加层和有源层30接触的氮化铝镓(AlGaN)或氮化铝铟(AlInN)形成，以提供在第二电极38和有源层30之间的良好电接触，例如由与电子阻挡层40和电极38接触的氮化镓(GaN)制成。半导体层42以与部分28的导电类型相反的导电类型例如P型掺杂。电子阻挡层40可以由和半导体层42的导电类型相同的导电类型制成。
[0114]绝缘层34能够防止每个线24的下部和电极38之间的直接电接触的形成。绝缘部分34可以例如通过CVD而共形设置。绝缘部分34可以由电介质材料例如氧化硅(S12)、氮化娃(SixNy，其中X大约等于3而y大约等于4例如Si3N4)，氧化销(Al2O3)、氧化給(HfO2)或金刚石形成。
[0115]反射部分36为例如由铝、银或钌制成并且例如具有大于10nm的厚度。
[0116]第二电极38能够对每个线24的有源层30偏置和允许线24所发出或接收的电磁辐射通过。形成电极38的材料可以是透明的并且可以是导电材料例如氧化铟锡(或ΙΤ0)，氧化铝锌或石墨烯。
[0117]在本发明中，线24形成在作为分布在基板14上的单独元件的岛18上。如果线形成在覆盖基板14的层上，那么要以具有不同热膨胀系数的材料制成的层和基板14的事实会引起在光电子设备的制造期间的光电子设备中的机械应力的发生。本发明有利地使得能够避免由于形成岛18和基板14的材料之间的热膨胀系数中的不同造成的岛18和基板14中的机械应力的发生。
[0118]如果种子岛18的侧面21不由不合适线的生长的材料覆盖，那么它们是有利的生长点。干净侧面21的存在然后引起寄生生长例如除了在表面20上的线之外的在侧面21上的多个线的生长，或具有与种子岛18的表面20不垂直的轴的线的生长。在本实施方式中，因为种子岛18的侧面21由不适合线的生长的材料覆盖，所以线24的生长仅从岛18的顶部20开始发生。在与来自相同岛18的至表面21的法线不同方向上的一个或多个线24的生长的风险因此被减少。
[0119]图4A至图41示出制造图3的光电子设备的方法的另一个实施方式的连续步骤获得的结构。
[0120]根据本发明的制造方法的实施方式包括以下步骤:
[0121](I)在基板14上沉积例如根据N极性促进II1-N化合物的生长的材料的均匀层50 (图4A)。其可以为氮化铝。层50具有例如在从Inm至10nm的范围内，优选地从1nm至60nm的范围内的厚度。可以通过MOCVD型方法获得层50。然而，方法例如CVD、MBE、GAMBE、ALE、HVPE、ALD(原子层沉积)、蒸发或反应阴极溅射，以及提供纹理层的任何沉积型可以使用。当层50由氮化铝制成时，层50应当大致上纹理化并且具有优选极性。层50的纹理可以通过在层50的沉积后执行的附加处理来获得。例如为在氨流(NH3)之下的退火。
[0122](2)将电介质材料的层51沉积在层50上(图4B)。层51由在形成层50的材料之上选择性地蚀刻的电介质材料制成。电介质材料为例如氮化硅(例如Si3N4)。电介质层51例如具有从50nm至300nm范围内例如大约10nm的厚度。
[0123](3)在电介质层51中蚀刻开口 54以形成电介质层51的部分52或块并且暴露层50的区域，以及在层50的暴露部分之上的层50中蚀刻开口 56以形成岛18(图4C)。开口54的蚀刻可以通过不引起层50的蚀刻的选择性蚀刻的步骤而执行。可以使用六氟化硫等离子(SF6)来蚀刻。开口 56的蚀刻可以对应于在基板的顶部上/内停止的干或湿蚀刻。作为变化，开口 56的蚀刻可以为反应离子蚀刻或RIE、电感耦合等离子或ICP蚀刻，或湿蚀刻。
[0124](4)移除部分52(图4D)。电介质层的部分52的移除可以通过不引起衬垫18和基板14的蚀刻的选择性蚀刻步骤来执行。可以为使用六氟化硫等离子(SF6)或氟化等离子的蚀刻，或可以为使用氟化铵(NH4F)和氢氟酸(HF)的混合物的BOE型(缓冲氧化物蚀刻)湿蚀刻。
[0125](5)在岛19和基板14上沉积不合适线生长的材料例如电介质材料的层58 (图4E)。这优选地是共形或基本上共形的沉积。层58由可以选择性蚀刻在用于形成岛18和基板14的材料上的材料制成。层58例如由氮化硅(例如Si3N4)、氧化硅(S12)、或用于种子岛18的形成的先前描述的材料的硅化物制成。层58具有例如至少等于种子岛18的厚度的三分之一的厚度，并且具体地在从5nm至200nm的范围内的厚度例如等于大约lOOnm。
[0126](6)各向异性蚀刻层58以移除层58的覆盖14岛18的顶部20和基板的部分，并且保持层58的覆盖岛18的侧面21的部分23 (图4F)。这个蚀刻在形成基板14的材料和形成种子岛18的材料之上是选择性的。例如为粒子蚀刻或反应离子蚀刻。
[0127](7)通过对未被岛18覆盖的基板14的暴露区域渗氮的方法形成区域22 (图4G)。区域22本质上由氮化硅形成。获得的氮化硅深度应当足以防止III族元素例如镓针对形成基板14的材料的腐蚀。区域22的深度可以在从5nm至10nm的范围内，优选地大于或等于10nm。区域22可以部分地在岛18之下延伸。然而，选择渗氮条件使得基板14保持与每个岛18的接触。而且，过厚可以在区域22的水平处出现。在专用炉或在外延反应器中利用氨执行渗氮步骤。渗氮温度可以从几分钟变化至一个小时。还可以获得适合于线24的下部26的随后生长的岛18的顶部20的渗氮。渗氮方法可以以多个步骤执行。作为实例，具体地，当岛由铝制成(可能以硅掺杂)时，渗氮步骤可以包括第一渗氮阶段，该阶段可以在第一温度例如在400°C和750°C之间的范围内执行，该阶段后面接着在严格大于第一温度的第二温度例如在从800°C至1100°C的范围内执行的第二渗氮阶段。第一阶段促进每个岛18的顶部20的渗氮，同时第二阶段促进对未被岛18覆盖的基板14的部分的渗氮。
[0128](8)将每个线24的钝化部分26生长上至高度H2 (图4H)。每个线24从种子岛18的顶部处的表面20开始生长。每个线24的下部26可以通过MOCVD型方法来获得。但是，可以使用方法例如CVD、MBE、MOMBE、PAMBE、ALE、HVPE或电化学方法。
[0129]作为实例，在其中上部26由N型重掺杂GaN制成的情况中，MOCVD型方法可以通过进入莲蓬头型MOVCD反应器的镓前体气体例如三甲基镓(TMGa)和氮前体气体例如氨(NH3)的注入来实现。作为实例，由AIXTR0N商业化的莲蓬头型3x2〃M0V⑶反应器可以被使用。在5-200范围内，优选地在10-100范围内的三甲基镓和氨之间的分子流比例使得能够促进线的生长。作为实例，确保金属有机元素自始至终进入反应器的扩散的载体气体在TMGa起泡器中充装金属有机元素。根据标准操作调节来调节后者。60sccm(标准立方厘米每秒)的流动例如为了 TMGa而被选择，而300sccm流用于NH3 (标准順3瓶)。使用大约800mbar (800hPa)的压力。气体混合物还包括注入MOCVD反应器的硅烷，其材料为硅前体。硅烷可以在100ppm上在氢中被稀释，并且提供20sCCm流。反应器中的温度例如在从950 °C至I，100 °C的范围中，优选地在从990 °C至I，060 °C范围中。为了从起泡器的出口传送物质至两个反应器空间，使用在两个空间之间分布的载体气体例如队的200sCCm流。给定先前指示的气体流动作为指示并且其应当根据反应器的尺寸和特征来适配。
[0130]在前体气体之中的硅烷的存在导致GaN化合物内包括硅。而且，这导致形成氮化硅层29，其沿着部分26的生长覆盖除了顶部之外高度为H2的部分26的外围。
[0131](9)在下部26的顶部上生长每个线24的高度为H3的上部28 (图41)。对于上部28的生长而言，作为实例，先前描述的MOCVD反应器操作条件对于反应器中的硅烷流动减少例如大于或等于10倍的事实而言被维持或被停止。即使当硅烷流停止时，有源部分可以被N型掺杂，因为在这个有源部分中起源于相邻钝化部分的掺杂剂的扩散或因为GaN的剩余掺杂。
[0132]方法包括以下附加步骤:
[0133](10)对于每个线24，通过外延形成有源层30。给定种子岛18的侧面21上的钝化部分23和覆盖下部26的外围的钝化部分29的存在，有源层30的沉积只发生在线24的上部28上。
[0134](11)对于每个线24，通过外延形成电子阻挡层40和半导体层42 ;
[0135](12)形成绝缘部分34。绝缘部分34可以通过将绝缘层共形沉积在整个结构上、在线24之间而沉积树脂层，将未被树脂覆盖的绝缘层蚀刻以暴露半导体层42，并且将树脂移除。
[0136](13)形成反射部分36 ;以及
[0137](14)形成电极38和12。
[0138]图5A至图5b示出制造在图3中显示的光电子设备10的方法的另一个实施方式的步骤(4)’和(5)’并且替代之前关于图4D至4G而描述的步骤(4)至(7)，其它步骤(