专利名称：分离等效电阻的芯片导通电阻检测方法
技术领域：
本发明 涉及芯片电阻检测技术，特别是涉及分离等效电阻的芯片导通电阻检测方法。
背景技术：
芯片是没有经过封装且一个个分立的芯片，高可靠电子产品对MCM (Multi-ChipModule,多芯片组件)和HIC (Hybrid Integrated Circuit,混合集成电路)的迫切需求催生了对芯片的巨大需求。目前，芯片来源渠道复杂、品种繁多，难以完全保证其质量和可靠性。传统方法是通过探针直接对芯片进行扎测，但是探针测试方法不能对芯片进行老炼筛选过程中的高低温测试。现有的改进方法是通过临时封装载体对芯片进行临时封装实现电接触后直接采用半导体参数测试仪进行导通电阻测试，该方法可实现高低温筛选条件下的沟道导通电阻测试，但是测试结果包含了引线电阻和接触电阻，导致实测结果大于实际沟道导通电阻。因此，影响了对芯片老炼前后电性能好坏的准确判断。
发明内容
基于此，有必要针对上述问题，提供一种分离等效电阻的芯片导通电阻检测方法，能够准确测出芯片的重要表征参数之一的沟通导通电阻。一种分离等效电阻的芯片导通电阻检测方法，包括对芯片封装器接入测试电流，确保所述测试电流导通反向PN结；测量在所述测试电流下的导通电压；利用预设数组测试电流的电流值及其相应的导通电压的电压值，计算获取等效电阻值；根据所述芯片封装器的总电阻值以及所述等效电阻值，获取芯片的沟通导通电阻值。实施本发明，具有如下有益效果本发明利用Shockley方程的原理改进测试流程，提供了一种对临时封装载体进行芯片电阻参数的分离测试方法。利用该方法可提取分离出对芯片进行高低温筛选过程中的线路等效电阻，从而在不增加测试难度和测试成本的情况下准确获得芯片的沟道导通电阻，而且测试、计算方法简单、方便，可实现芯片在老炼过程中和老炼前后的沟道导通电阻测试。
图I为本发明分离等效电阻的芯片导通电阻检测方法的流程图；图2为本发明分离等效电阻的芯片导通电阻检测方法的实施例示意图；图3为本发明分离等效电阻的芯片导通电阻检测方法的实施例流程图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。图I为本发明分离等效电阻的芯片导通电阻检测方法的流程图，包括SlOl :对芯片封装器接入测试电流，确保所述测试电流导通反向PN结；S102 :测量在所述测试电流下的导通电压；S103:利用预设数组测试电流的电流值及其相应的导通电压的电压值，计算获取等效电阻值；S104:根据所述芯片封装器的总电阻值以及所述等效电阻值，获取芯片的沟通导 通电阻值。现有的改进方法是通过临时封装载体对芯片进行临时封装实现电接触后直接采用半导体参数测试仪进行导通电阻测试，该方法可实现高低温筛选条件下的沟道导通电阻测试，但是测试结果包含了引线电阻和接触电阻，导致实测结果大于实际沟道导通电阻。受到测试方法和测试仪器的制约，使得采用半导体参数测试仪对已完成临时封装的芯片进行沟道导通电阻测试时获得的RDS(m)由三个部分组成(1)临时封装夹具衬底引出的引线电阻R1 ; (2)夹具衬底凸点与芯片焊盘硬接触产生的接触电阻R2 ; (3)芯片导通时的沟道电阻Rdiann6lt5因此，测量获得的RDS(m)要大于实际沟道电阻Rdiann6l，从而影响对芯片老炼前后电性能好坏的准确判断。本发明利用对PN结的Shockley方程的转化原理，改进测试流程，提供了一种采用临时封装载体进行芯片参数测试时准确分离出沟道导通电阻的方法。采用半导体参数测试仪，对装载好的分立芯片测量出包含线路等效电阻在内的集总电阻RDS(m)，然后，引入不同的测量电流，对PN结的Shockley方程进行转换，推导出线路等效电阻Re (Re=RjR2)的计算方程，搭建测量电路，采用不同的测量电流，确保芯片反向PN结导通，精确测试出测量电路两端集总电压，计算出线路等效电阻Re，从而分离出芯片的沟道导通电阻Rdiann^利用该方法可提取出分离芯片封装器在高低温环境中的线路等效电阻(包括，弓丨线电阻和接触电阻)，从而在不增加测试难度和测试成本的情况下准确获得芯片的沟道导通电阻，而且，测试、计算方法简单、方便，可实现芯片在老炼过程中和老炼前后的沟道导通电阻测试，进一步地，也可以实现对已完成生产封装的芯片的沟道导通电阻测试。图2为本发明分离等效电阻的芯片导通电阻检测方法的实施例示意图。图3为本发明分离等效电阻的芯片导通电阻检测方法的实施例流程图。与图I相t匕，图3是本发明具体实施例的示意图。下面结合图2、图3对本发明的原理和实施方式做进一步的详细介绍。S201 :将芯片封装器放入预设温度T的老炼箱，向所述老炼箱通入氮气；S202 :对所述芯片封装器接入测试电流，确保所述测试电流导通反向PN结；S203 :测量在所述测试电流下的导通电压；S204 :所述预设数组至少包括两组，在预设温度T的条件下，选取两组测试电流值I1^ I2以及相应的测试电压值Vp V2 ；S205 :将I1' V1以及12、V2两组数据分别代入Shockley方程，利用所述Shockley方程获取等效电阻的推导方程，计算获取等效电阻值；
S206:根据所述芯片封装器的总电阻值以及所述等效电阻值，获取芯片的沟通导通电阻值。第一部分，结合图2、图3对本发明的原理做的详细介绍。如前所述，采用半导体参数测试仪对已完成临时封装的芯片进行沟道导通电阻测试时获得的RDS(m)由三个部分组成(1)临时封装夹具衬底引出的引线电阻R1 ;(2)夹具衬底凸点与芯片焊盘硬接触产生的接触电阻R2 ; (3)芯片导通时的沟道电阻Rdiann6lt5将引线电阻R1和接触电阻R2之和定义为线路的等效电阻Re，本发明的重点在于分离出线路等效电阻&，然后根据式(I)计算得出沟道导通电阻。Rchannel=RDS(On)-Re ⑴
搭建好原理如图2所示的测试电路。研究发现，Re与芯片表面的氧化程度、芯片和衬底凸点的接触状况、夹具引线电阻和焊接质量有关，而与温度、工作电流关系不大。测试时，将芯片栅极接地，以消除栅极对沟道的影响，测试电流Isd流过线路等效电阻Re和内嵌反向二极管，产生电压V。电压V由线路消耗电压Ve和反向PN结压降Vsd组成。将PN结的Shockley方程转化为
T, kT ,qDmn^ .Vsd =——ln( " / d )(2)
q ^B^B j^E由此，测得的电压V等于FWe + V, = IsdRd + Fs, = IsdRd +)( 3 )
q NbWbAe将式(3)右边对数项中的Isd分离出来，可得 F = IsdRd + —ln() + —\n{Isd)( 4 )
q NbWbAe q上式第一个对数项为温度T的函数，可表示为
A' I , , ql) / 7f(T) =-ln( ￥ -)( 5 )
q NbWbAe分别选取Isd=I1 ; I Sd=I2进行电压测量,可得
I/1'V1 = IlRd + f(T) + 一In(Z1)( 6 )
g
I/f yV2 = I2Rd + f(T) + 一In(Z0)( 7 )
q两式想减，可计算出线路等效电阻Re
kT' I,.
—IrOR _ V2-Vt__q_(8)
1 d1I-1I式中k是波尔兹曼常数，q是电子电量，取值为I. 60X10 - 19C。测量时，分别选取不同的测量电流I1和12，使反向PN结导通，测出对应电流下的导通电压V1和V2,从而根据推导方程(8)计算出线路等效电阻值R-为确保测量的准确性，I1和I2值不应该相差太小，注意测量电流应确保反向PN结导通。各测试电流的电流值的范围在I毫安至100毫安之内，以防止过大的测试电流会导致反向PN结温升。受不同温度条件下临时封装夹具热变形的影响，在高低温老炼筛选时芯片焊盘与临时封装夹具互连衬底接触凸点间的接触电阻R2将有所波动，影响线路等效电阻Re值。因此，需要在老炼筛选的高低温条件下分别进行测量求出预设温度条件下的Re值，并结合所述温度下的集总电阻Rdsw测试结果，根据式(I)成功分离出芯片沟道导通电阻R—i。第二部分，结合图2、图3对本发明的具体实施例子做的详细介绍。例如，进行一次实验的过程或产品工作过程，采用本发明技术对一个已完成封装的芯片封装器的三极管芯片在高温(150°C )、常温(25°C )和低温(_55°C )下的线路等效电阻进行了分离，并获得上述三个温度下的沟道导通电阻，以检验所得的沟道导通电阻均符合产品详细规范要求。 本发明技术将芯片封装器放入预设温度T的老炼箱，所述预设温度T的范围在150° C至-55° C之内，可实现对芯片进行高低温筛选条件下的沟道导通电阻测试，验证裸芯片沟道导通电阻是否符合用户的使用要求。以下给出150°C下的测试过程和测试结果。首先，采用精密装卸载台将三极管芯片装载进芯片封装器，连接好测试电路后，将其置于150°C的高温老炼箱内。向所述老炼箱通入氮气，进行保护，以防止氧气对电极电位的干扰。采用半导体参数测试仪测得Rdsw=O. 71 Q。然后，别采用ImA和IOOmA的测试电流测出电路两端相应的电压为554mV和732mV，根据推导方程(8)计算出线路等效电阻Re=O. 592 Q。最后，采用式(I)得到三极管沟道导通电阻为0. 118 Q，满足产品详细规范小于0.27 Q的要求。需要补充说明的是，线路的等效电阻测试过程中测试电流I1的选取应在确保反向二极管导通的情况下尽可能小，测试电流I2应在确保不导致反向PN出现明显温升的情况下尽可能大，推荐测试电流范围为lmiTlOOmA。在实际测量中，受环境因素和测试设备本身精度的限制，合理选择测试电流，将有助于提高测试精度。综上所述，与采用探针法直接测试裸芯片沟道导通电阻的方案相比，本发明基于电流测试的线路等效电阻分离技术，可在不增加测试成本和测试难度的情况下，针对已完成临时封装的待测裸芯片，准确提取出线路等效电阻，避免额外再搭建测试电路进行线路等效电阻测试。且即使另外搭建等效电阻测试电路，由于芯片焊盘与接触凸点间的接触电阻也会因个体差异而不同。而基于双电流测试的线路等效电阻分离技术，保证了沟道电阻和线路等效电阻测试对象的一致性，有利于提高测试精度。以上所述实施例子仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种分离等效电阻的芯片导通电阻检测方法，其特征在于，包括 对芯片封装器接入测试电流，确保所述测试电流导通反向PN结； 测量在所述测试电流下的导通电压； 利用预设数组测试电流的电流值及其相应的导通电压的电压值，计算获取等效电阻值； 根据所述芯片封装器的总电阻值以及所述等效电阻值，获取芯片的沟通导通电阻值。
2.根据权利要求I所述的分离等效电阻的芯片导通电阻检测方法，其特征在于，对芯片封装器接入测试电流的步骤之前，还包括 将所述芯片封装器放入预设温度T的老炼箱。
3.根据权利要求2所述的分离等效电阻的芯片导通电阻检测方法，其特征在于，包括 向所述老炼箱通入氮气。
4.根据权利要求2或3所述的分离等效电阻的芯片导通电阻检测方法，其特征在于，所述预设数组至少包括两组，利用预设数组测试电流的电流值及其相应的导通电压的电压值，计算获取等效电阻值的步骤，包括 在预设温度T的条件下，选取两组测试电流值Ip I2以及相应的测试电压值Vp V2 ； 将I1^1以及I2、V2两组数据分别代入Shockley方程，利用所述Shockley方程获取等效电阻的推导方程，计算获取等效电阻值。
5.根据权利要求2所述的分离等效电阻的芯片导通电阻检测方法，其特征在于所述预设温度T的范围在150° C至-55° C之内。
6.根据权利要求4所述的分离等效电阻的芯片导通电阻检测方法，其特征在于所述预设温度T的范围在150° C至-55° C之内。
7.根据权利要求I至6任一项所述的分离等效电阻的芯片导通电阻检测方法，其特征在于各测试电流的电流值的范围在I毫安至100毫安之内。
全文摘要
本发明公开了分离等效电阻的芯片导通电阻检测方法。该方法包括对芯片封装器接入测试电流，确保所述测试电流导通反向PN结；测量在所述测试电流下的导通电压；利用预设数组测试电流的电流值及其相应的导通电压的电压值，计算获取等效电阻值；根据所述芯片封装器的总电阻值以及所述等效电阻值，获取芯片的沟通导通电阻值。采用本发明，可以提取分离出器件在对芯片进行高低温筛选过程中的线路等效电阻，从而在不增加测试难度和测试成本的情况下准确获得芯片的沟道导通电阻。
文档编号G01R27/14GK102707151SQ201210166998
公开日2012年10月3日 申请日期2012年5月25日 优先权日2012年5月25日
发明者周斌, 黄云 申请人:工业和信息化部电子第五研究所