一种基于非同源时钟的adc芯片测试及数据采集方法
【专利摘要】本发明属集成电路测试领域，涉及一种ADC集成芯片采样时钟与测试数据采集时钟为非同原时钟的测试及数据采集方法，本方法对被测ADC芯片的输出数据信号采集同时对被测ADC芯片采样时钟信号采集，将采集速度提高到采样时钟的N倍，根据采集的时钟信号中0到1和1到0的变化位置确定采样时钟信号上升和下降沿的位置，确定每个采样时钟周期内对应的被测ADC芯片测试输出数据，能避免因采样时钟和ADC输出数据采集时钟的不同源导致的相位偏差累积产生的数据采集误差。本发明利用数据处理的优势和灵活性，解决了被测ADC芯片采样时钟与其输出数据采集需要同源的限制，为不同环境或条件下ADC芯片测试提供了更为灵活的解决方法。
【专利说明】一种基于非同源时钟的ADC芯片测试及数据采集方法
【技术领域】
[0001]本发明属集成电路测试领域，涉及芯片测试及数据采集方法，具体涉及一种ADC集成芯片采样时钟与测试数据采集时钟为非同原时钟的测试及数据采集方法，本方法能解决ADC集成芯片混合信号测试过程中ADC采样时钟和ADC输出数据采集时钟无法同源时的测试及数据采集问题。
【背景技术】
[0002]随着无线通信技术、数字电视技术及半导体集成电路技术的发展，ADC (AnalogDigital Converter)集成芯片或IP核得到大规模的应用和推广，因此，无论是在实验室验证阶段或是批量生产阶段都具有非常大的测试需求。
[0003]通常，在对ADC集成芯片新产品的验证测试阶段的测试系统配置构成一般包括:一台信号源作为ADC芯片测试输入信号、一台信号源作为ADC芯片的采样输入时钟信号、一台逻辑分析仪作为ADC芯片输出数据的采集设备，以及ADC芯片工作必须的电源等。其中作为ADC芯片输出数据采集设备的逻辑分析仪，需要把作为ADC芯片采样时钟的信号源输出参考时钟作为时钟源，通过逻辑分析仪内部的锁相环电路实现与该信号源的同步；通过所述的配置，实现采集ADC输出数据的逻辑分析仪设备与作为时钟源的信号源设备基于同一个时钟源进行工作，以此保证对ADC输出数据的采集与其输出数据稳定同步。据了解，在工厂量产阶段，ADC芯片产品是基于ATE(自动测试设备)系统完成量产测试，一般ADC芯片的测试信号输入由ATE的AWG(任意波形发生器)模块提供，ADC芯片的采用时钟由ATE的数字通道提供，ADC测试输出信号由ATE的数字通道进行采集，因此，在ATE系统中，ADC芯片的采样时钟与数字通道采集时钟都是基于ATE的内部同一个主时钟，也是同源的，当ADC芯片的采样时钟和输出数据采集时钟是基于同一个时钟源时，两者是同步的，仅仅因为信号通路的不同而存在一个固定的相位差，这对ADC输出数据的准确采集非常重要。
[0004]但在现实测试环境中，由于条件或成本的限制，常遇到基于现有条件无法满足ADC芯片的采样时钟与ADC芯片输出数据采集采用同一个时钟源的测试要求，即ADC芯片需要在其采样时钟和输出数据采集为非同源的条件下进行测试。如，外加晶振或射频源作为被测ADC的采样时钟，而作为ADC数据输出采集设备的逻辑分析仪或ATE设备因自身功能或系统应用等原因的限制，其主时钟不能与被测ADC采样时钟同步时，此时，逻辑分析仪或ATE的采集操作和ADC的数据输出操作是基于两个时钟源，因此，不仅会存在因信号通路不同而导致的固定相位差，而且因为两个时钟源的频率不可能绝对相同而存在频率偏差，这种偏差也可表现为相位偏差。但由于频率差而导致的相位偏差不是固定的，而会随时间的增长而线性增加，当这种随时间增加而线性增加的相位累加到一定程度时，将导致逻辑分析仪或ATE对ADC芯片的输出数据采集判决出错，从而导致测试错误的出现。现有技术的ADC芯片测试系统中，尚未见有非同源时钟测试系统。
【发明内容】
:[0005]本发明的目的在于克服现有技术的缺陷，为解决ADC芯片测试过程中采样时钟与输出数据采集必须同源的限制，提供一种基于非同源时钟的ADC芯片测试及数据采集方法。
[0006]为了实现本发明的目的，利用下述两个技术基础:一，基于数字信号处理方式进行ADC集成芯片测试，仅需采集有限的测试数据，如1024、2048等2的η次方个数据点，即ADC测试数据采集窗口是有限的特性；二，基于逻辑分析仪或ATE设备数字通道进行数据采集的速率可以通过编程进行非常精确地设置；通过编程调试，使ATE设备的数据采集速率尽可能是ADC采样时钟整数倍速率O 3倍)。基于上述技术基础，本发明能通过提高ADC输出数据采集率的方式，再通过数据处理算法的方式保证在ADC测试时间窗口内，ADC输出数据被准确采集，实现非同源时钟的条件下也可准确实现ADC芯片的测试。
[0007]本方法对被测ADC芯片的输出数据信号采集同时对被测ADC芯片采样时钟信号采集，将采集速度提高到采样时钟的N倍，根据采集的时钟信号中O到I和I到O的变化位置确定采样时钟信号上升和下降沿的位置，确定每个采样时钟周期内对应的被测ADC芯片测试输出数据，能避免因采样时钟和ADC输出数据采集时钟的不同源导致的相位偏差累积产生的数据采集误差。
[0008]具体而言，本发明的基于非同源时钟的ADC芯片测试及数据采集方法，其特征在于，其包括步骤:
[0009](I)根据被测ADC芯片采样频率选择采样时钟源及采样时钟频率值；
[0010](2)根据被测ADC芯片采样时钟频率，设置被测ADC数据输出及采样时钟的采集速度>3倍采样时钟；
[0011](3)将采集到的采样时钟信号和被测ADC芯片数据输出信号保存至逻辑分析仪或自动测试设备(ATE)等采集设备中；
[0012](4)基于采集设备或将采集数据导出到电脑等其它的数据处理设备中，对采集到的采样时钟信号进行搜索，并根据O到I或I到O的跳变位置，确定采样时钟的上升或下降沿位置；
[0013](5)根据采样时钟上升或下降跳变沿的位置，对应确定每一个采样时钟周期内被测ADC芯片的输出数据值；
[0014](6)确定了被测ADC芯片每一个采样时钟周期内所采集的ADC芯片输出数据值，再根据数字信号处理法进行相应的数据处理获得所需的测试参数。
[0015]本发明中，除了采用逻辑分析仪或ATE的数字通道对ADC数据输出通道进行采集外，额外增加一路数据采集通道对ADC的采样时钟信号同时进行采集，如果被测ADC芯片是带有时钟信号输出的，则可直接采集ADC的输出时钟信号；如果被测ADC芯片不带时钟信号输出，则可将采样时钟分离出部分信号以供采集判决；采集采样时钟的数字通路与采集ADC数据输出的数字通路工作于同样的速度与配置；
[0016]本发明中，对被测ADC芯片数据输出及采样时钟采集判决时，采集速率的提高可以是逻辑分析仪或自动测试设备(ATE)机器工作速率的提高，也可以通过充分利用每一个机器周期具有多个接收比较沿资源来实现。
[0017]本发明中，根据被测ADC采样时钟的频率值，设置逻辑分析仪或ATE数字通道数据采集速度，并设置为ADC采样时钟的整数倍N (N^ 3);所述的ATE中，数字通道采集速率可通过设置机器周期或通过利用每个周期内的接收沿的个数实现采集数据速率的提高；
[0018]本发明中，被测ADC芯片采样输出信号及采样时钟信号通过逻辑分析仪或ATE数字通道进行判决采集，并将采集的数据存储到逻辑分析仪或ATE机台内；
[0019]本发明中，对采集到的采样时钟信号数据进行搜索比较，当搜索到O跳变I或I到O时，把后一位数据作为采集的起点，将之前的数据丢弃；
[0020]本发明中，如果逻辑分析仪或ATE的数字通道数据采集速率是ADC采样时钟的整N数倍，则此时采集到的时钟数据应是N个O、N个1、N个O、依次类推下去，或是N个1、N个O、N个1、依次类推下去；0到I和I到O跳变的位置就是采样时钟信号的上升和下降沿的位置，可见确定了 O到I或I到O跳变的位置，也就确定了采样时钟上升沿及下降沿的位置；当逻辑分析仪或ATE的数字通道数据采集速率与ADC采样时钟因为不是一个时钟源而会存在一定的偏差时，采集到的数据虽然不是N个0、N个I这样周期而规则的数据，但根据O到I和I到O的变化确定采样时钟上升和下降沿的位置是一样并且是有效的。
[0021]本发明中，搜索采集的采样时钟数据，确定了起始点，即第一个时钟沿，并根据O到I和I到O的变化，依次确定第二、第三、第四、……时钟沿的位置；确定了每一个时钟沿的位置，ADC芯片的数据输出位置可选择为对应时钟沿的位置加上(N+l)/2的偏移量对应的采集数据即为对应采样时钟周期内ADC芯片的转换数据输出，其它的采集数据可以丢弃；由此，根据时钟沿的位置，可确定每一采样时钟周期内的ADC芯片数据输出，ADC芯片采样时钟和ADC数据输出采集频率的速度偏差不随时间的增加而积累，从而避免了相位偏差累积而产生的采集错误。
[0022]本发明解决了 ADC芯片测试时其采样时钟和其数据输出采集必须是同一时钟源的限制，可以是非同源时钟，因此，ADC芯片测试系统配置可以更加灵活、适用范围更广。
【专利附图】
【附图说明】`
[0023]图1.基于非同源时钟的ADC芯片测试方法简图，
[0024]其中，(I)测试信号源，(2)被测ADC芯片，(3)采样时钟源，
[0025](4)自动测试设备(ATE)或逻辑分析仪。
[0026]图2.基于非同源时钟的ADC量产测试及数据采集方法简图，
[0027]其中，(I)射频信号源，(2)带通滤波器，
[0028](3)带有时钟信号输出的被测ADC集成芯片，(4)提供采样时钟的晶振，
[0029](5)自动测试设备(ATE) (6) GPIB接口设备。
【具体实施方式】:
[0030]为更好地理解本发明的技术方案，以下结合附图和实施例作进一步描述。
[0031]实施例1
[0032]如图1所示，本发明的基于非同源时钟的ADC芯片测试与数据采集方法中，包括测试信号源(I)、被测ADC集成芯片(2)、采样时钟源(3)及自动测试设备(ATE) /逻辑分析仪(4)，测试信号源(I)的输出测试信号，输入到被测ADC集成芯片(2)的信号输入引脚；采样时钟源(3)的采样时钟信号输出与被测ADC集成芯片(2)的时钟输入引脚相连，被测ADC集成芯片(2)将输入模拟测试信号进行模数转换后的数字信号输出引脚与自动测试设备(ATE)/逻辑分析仪(4)的数字通道相连；同时，一部分采样时钟信号也输入到一路自动测试设备(ATE)/逻辑分析仪(4)的数字通道，与采集被测ADC芯片(2)的数据输出通道进行同步采集，并由自动测试设备(ATE)/逻辑分析仪(4)的数字通道对其进行采集判决后，将数据存储在自动测试设备(ATE)/逻辑分析仪(4)内，经自动测试设备(ATE)/逻辑分析仪(4)完成测试算法的运算，获得被测ADC集成芯片(2)的相应测试参数，从而完成对被测ADC集成芯片(2)的测试。
[0033]实施例2
[0034]图2所示的是本发明的一种基于非同源时钟的ADC芯片测试系统。如图所示，射频信号源(1)，通过带通滤波器(2)，产生正弦波测试信号，输入被测ADC集成芯片(3);如果由射频信号源和滤波器产生的信号是单端信号，而被测ADC集成芯片(3)是差分输入，则在滤波器的输出端增加一个变压器(Transformer)将单端输出信号转换为差分信号输入到被测ADC集成芯片(3)的差分输入端，晶振(50MHz) (4)，其产生的方波信号作为采样时钟输出输入到被测ADC集成芯片(3)，被测ADC集成芯片(3)的数据和时钟信号输出端连接到自动测试设备(ATE) (5)的数字通道，由自动测试设备(ATE) (5)的数字通道对ADC芯片
(3)的数出数据和时钟信号采集判决，采集速度可设置数字采集通道工作速度为250MHz，或设置数字采集通道工作速度为50MHz，每一个采集周期内设置5个接收比较沿，总的采集速度为250MHz ;将采集的数据存储在自动测试设备(ATE) (5)内，对采集到的采样时钟数据进行搜索，根据O到I和I到O的跳变，确定采样时钟上升和下降沿的位置，如果被测ADC芯片输出数据是上升沿有效，则根据采集到的采样时钟中O到I的上升沿位置，即O到I跳变后的第一个I位，为最接近采样时钟上升沿的采集数据，由于最接近时钟的沿，因此，也最容易出现错误；本实施例中选择两个上升沿最中间的采集数据，即第(5+1)/2=3个采集数据为本时钟周期被测ADC芯片的输出数据，此时，采集点的位置离两个上升沿的位置最远，处于采样时钟周期的中间位置，相位裕度最大，出现错误的概率最低；类似地可以通过确定米样时钟上升沿，确定每一个米样时钟周期内的ADC芯片输出数据；确定了每一个米样时钟周期内的ADC芯片输出数据后，通过ADC芯片测试常规数据处理法，计算获得被测ADC集成芯片(3)的相应测试参数；自动测试设备(ATE) (5)通过GPIB接口设备(6)对射频信号源(I)进行编程设置及信号输出开关控制；自动测试设备(ATE) (5)向晶振(4)提供工作电源，并通过编程控制电源的幅度控制采样时钟的幅度，实现整个测试系统的自动化测试。
[0035]结果表明，本发明能解决ADC芯片测试时其采样时钟和其数据输出采集必须是同一时钟源的限制，可以是非同源时钟，ADC芯片测试系统配置可以更加灵活。
【权利要求】
1.一种基于非同源时钟的ADC芯片测试及数据采集方法，其特征在于，其包括步骤: (1)根据被测ADC芯片采样频率选择采样时钟源及采样时钟频率值； (2)根据被测ADC芯片采样时钟频率，设置被测ADC数据输出及采样时钟的采集速度^3倍采样时钟； (3)将采集到的采样时钟信号和被测ADC芯片数据输出信号保存到采集设备中； (4)基于采集设备或将采集数据导出到数据处理设备中，对采集到的采样时钟信号进行搜索，并根据O到I或I到O的跳变位置，确定采样时钟的上升或下降沿位置； (5)根据采样时钟上升或下降跳变沿的位置，对应确定每一个采样时钟周期内被测ADC芯片的输出数据值； (6)确定被测ADC芯片每一个采样时钟周期内所采集的ADC芯片输出数据值，再根据数字信号处理法进行相应的数据处理获得所需的测试参数。
2.如权利要求1所说的基于非同源时钟的ADC集成芯片测试及数据采集方法，其特征在于，该方法中，如果被测ADC芯片带有时钟信号输出，则直接对该时钟信号进行采集；如果不带时钟信号输出，则从时钟源分离出一部分时钟信号进行采集。
3.如权利要求1所说的基于非同源时钟的ADC集成芯片测试及数据采集方法，其特征在于，该方法中，对被测ADC芯片数据输出及采样时钟采集判决时，采集速率的提高是逻辑分析仪或自动测试设备机器工作速率的提高，或通过利用每一个机器周期具有的接收比较沿资源实现。
4.如权利要求1所说的基`于非同源时钟的ADC集成芯片测试及数据采集方法，其特征在于，所述的采集设备是逻辑分析仪或自动测试设备。
5.如权利要求1所说的基于非同源时钟的ADC集成芯片测试及数据采集方法，其特征在于，所述的数据处理设备是电脑或其它数据处理设备。
6.如权利要求1所说的基于非同源时钟的ADC集成芯片测试及数据采集方法，其特征在于，该方法中，包括测试信号源(I)、被测ADC集成芯片(2)、采样时钟源(3)及自动测试设备/逻辑分析仪(4);测试信号源(I)的输出测试信号，输入到被测ADC集成芯片(2)的信号输入引脚；米样时钟源(3)的米样时钟信号输出与被测ADC集成芯片(2)的时钟输入引脚相连，被测ADC集成芯片(2)将输入模拟测试信号进行模数转换后的数字信号输出引脚与自动测试设备/逻辑分析仪(4)的数字通道相连；同时，一部分采样时钟信号输入到一路自动测试设备/逻辑分析仪(4)的数字通道，与采集被测ADC芯片(2)的数据输出通道进行同步采集，并由自动测试设备/逻辑分析仪(4)的数字通道对其进行采集判决后，将数据存储在自动测试设备/逻辑分析仪(4)内，经自动测试设备/逻辑分析仪(4)完成测试运算，获得被测ADC集成芯片(2)的相应测试参数。
【文档编号】G01R31/3167GK103675652SQ201210359789
【公开日】2014年3月26日 申请日期:2012年9月21日 优先权日:2012年9月21日
【发明者】肖鹏程, 陆振海, 韦园园 申请人:复旦大学