测试系统的制作方法
【专利摘要】本发明实施例公开了一种测试系统，包括，一测试机台、一测试制具以及一待测芯片。测试机台具有一第一主通道、一第二主通道以及多个第三主通道。测试制具具有多个第一次通道、一第二次通道以及多个第三次通道。第一次通道电连接第一主通道。第二次通道电连接第二主通道。第三次通道电连接第三主通道。待测芯片包括多个电源垫、一测试电源垫以及多个信号垫。电源垫及测试电源垫通过多个走线彼此电连接。当测试制具接触待测芯片时，电源垫电连接第一次通道，测试电源垫电连接第二次通道，信号垫电连接第三次通道。
【专利说明】测试系统
【技术领域】
[0001]本发明是有关于一种测试系统，特别是有关于一种可检测测试制具的等效阻抗的测试系统。
【背景技术】
[0002]在集成电路(IC)的测试过程中，通常是利用测试制具电连接1C。然而，由于测试制具需重复使用，因而会有损坏或氧化的问题，进而造成测试误宰(overkill)，并影响产能利用率以及良品率。因此，在IC测试前，需先进行一接触测试(contact check)。接触测试虽然可以检测到严重的接触问题，但灵敏度不够，并且无法判断出测试制具的氧化情况。
【发明内容】
[0003]本发明实施例提供一种测试系统，包括一测试机台、一测试制具以及一待测芯片。测试机台具有一第一主通道、一第二主通道以及多个第三主通道。一测试制具，具有多个第一次通道、一第二次通道以及多个第三次通道。第一次通道电连接第一主通道。第二次通道电连接第二主通道。第三次通道电连接第三主通道。待测芯片包括多个电源垫、一测试电源垫以及多个信号垫。每一电源垫通过多个走线电连接其它电源垫。测试电源垫通过走线电连接电源垫的至少一者。当测试制具接触待测芯片时，电源垫电连接第一次通道，测试电源垫电连接第二次通道，信号垫电连接第三次通道。
[0004]本发明实施例的测试系统，根据测量测试电源垫的电压位准，可得知测试机台与待测芯片间的等效阻抗。当等效阻抗过高时，测试人员可即时更换或维修测试制具，以增加测试制具的寿命，并可缩短测试时间，提高可靠度。本发明实施例的测试系统还可根据已知的等效阻抗，可适当地调整测试机台所输出的操作电压，或是适当地调整测试制具接触待测芯片的应力，得到最佳化测试过程。再者，本发明的测试系统可应用于未封装或已封装的待测芯片，并且不需额外增加测试垫，因此，大幅增加测试弹性。
【专利附图】
【附图说明】
[0005]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中:
[0006]图1为本发明实施例的测试系统的示意图；
[0007]图2-图5为本发明实施例的测试系统的其它实施示意图；
[0008]图6为本发明实施例的待测芯片的一可能俯视图。
[0009]附图标号:
[0010]100,400,500:测试系统；
[0011]110、310、410、510:测试机台；
[0012]120、320、420、520:测试制具；
[0013]130、330、430、530:待测芯片；[0014]141 ~143、341 ~342、441 ~442、541 ~542:主通道；
[0015]151 ~153、351 ~352、451 ~452、551 ~552:次通道；
[0016]VDD、VDDQ、VSS、VSSQ、VDDS、131 ~135、331 ~335:电源垫；
[0017]DQ0~DQ15、LDQA、A0~A12、/CS、/ RAS、/CAS:信号垫;
[0018]136、336:走线；
[0019]431、531:晶粒;
[0020]432,532:连接线；
[0021]433 > 533:基板；
[0022]434、8115、534:锡球。
【具体实施方式】
[0023]为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
[0024]图1为本发明的测试系统的示意图。如图所示，测试系统100包括一测试机台110、一测试制具120以及一待测芯片130。在本实施例中，测试机台110具有主通道14广143，用以传送电压及信号。在本实施例中，测试机台110用以对待测芯片130的电源垫进行测试。
[0025]测试制具120耦接测试机台110，并提供次通道15广153。在本实施例中，测试制具120具网络(network)功能，可将一主通道延伸成多个次通道或是单纯地延伸主通道。举例而言，测试制具120将主通道141延伸成多个次通道151，并单纯延伸主通道142及143。因此，次通道151电连接主通道141，次通道152电连接主通道142，次通道153电连接主通道 143。
[0026]在一可能实施例中，测试制具120具有至少一探针卡(probe card)以及多个探针(probe tips)。探针卡(未显示)用以将单一主通道(如141)延伸成多个次通道(如151)。多个探针(未显示)设置在次通道15广153的末端，用以电连接待测芯片130。
[0027]待测芯片130包括多个接触垫(pad)。依照接触垫的功能不同，接触垫可分成电源垫以及信号垫。电源垫用以接收电源信号，信号垫用以传送输入/输出信号。接触垫的排列及种类是根据待测芯片的种类而定。为方便说明，图1仅显示电源垫VDD 131-1350由于电源垫VDD 13f 135接收相同的电压位准，因此，电源垫VDD 13广135通过多个走线彼此电连接。
[0028]假设，测试机台110欲测试待测芯片130的电源垫VDD 13广135，在本实施例中，电源垫VDD 13广135之一者作为一测试电源垫，并在测试制具120接触待测芯片130时，电连接次通道152，而其它的电源垫VDD电连接次通道151。
[0029]本发明并不限定如何选择测试电源垫。在一可能实施例中，由于电源垫VDD 132及135位于电源垫VDD 131~135的中间位置，故可将电源垫VDD132或135作为一测试电源垫，但并非用以限制本发明。在其它实施例中，电源垫VDD 13f 135的任一者均可作为一测试电源垫。
[0030]另外，次通道153用以电连接待测芯片130的信号垫，用以令待测芯片130进入不同的操作模式，因此，次通道153的数量与待测芯片130的种类有关。举例而言，若只需控制五个信号垫的位准，便可改变待测芯片130的操作模式，则次通道153的数量为5，用以传送设定信号至相对应的五个信号垫。
[0031]图2为本发明的测试系统的部分示意图。在本实施例中，待测芯片130尚未经过一封装(package)程序。为方便说明，图3仅显示测试机台110所欲检测的电源垫VDD。如图所示，电源垫VDD 13f 135通过走线136，彼此电连接。在本实施例中，走线136为一网络，用以使电源垫VDD 13f 135彼此电连接。
[0032]当测试制具120接触待测芯片130时，次通道15广152电连接待测芯片130的电源垫VDD 13广135，其中电源垫135为一测试电源垫。
[0033]测试机台110具有一电压源111、一电流检测器112以及一电压检测器113。电压源111通过主通道141及次通道151，提供一操作电压Vdd给电源垫13广134。电流检测器112检测主通道141的电流。电压检测器113检测主通道142的电压。
[0034]在一第一测试期间，测试机台110通过主通道143 (未显示)提供第一设定信号给待测物130的信号垫(未显不)，用以令待测芯片130操作于一第一模式。在一第二测试期间，测试机台110通过主通道143 (未显示)提供第二设定信号给待测物130的信号垫(未显示)，用以令待测芯片130操作于一第二模式。
[0035]当待测芯片130操作于不同模式时，将具有不同的耗电量，其中具有最小耗电量的模式可作为第一模式，而具有最大耗电量的模式可作为第二模式。在本实施例中，当待测芯片130操作于第一模式(如待机或休眠模式)时，待测芯片具有一第一耗电量。当待测芯片130操作于第二模式(如主动模式)时，待测芯片130具有一第二耗电量，其中第二耗
电量大于第一耗电量。
[0036]假设，第一模式是一待机模式，当待测芯片130操作于待机模式时，电流检测器112测量主通道141的电流I_standby，电压检测器113检测主通道142的电压VDD_M_standby，用以产生一第一测量结果。第一测量结果如下式所示:
【权利要求】
1.一种测试系统,其特征在于,包括: 一测试机台，具有一第一主通道、一第二主通道以及多个第三主通道； 一测试制具，具有多个第一次通道、一第二次通道以及多个第三次通道，其中所述多个第一次通道电连接所述第一主通道，所述第二次通道电连接所述第二主通道，所述多个第三次通道电连接所述多个第三主通道；以及一待测芯片，包括: 多个电源垫，每一电源垫通过多个走线电连接其它电源垫； 一测试电源垫，通过所述多个走线电连接所述多个电源垫的至少一者；以及 多个信号垫； 其中当所述测试制具接触所述待测芯片时，所述多个电源垫电连接所述多个第一次通道，所述测试电源垫电连接所述第二次通道，所述多个信号垫电连接所述多个第三次通道。
2.如权利要求1所述的测试系统，其特征在于，在一第一测试期间下，所述测试机台通过所述第一主通道，提供一操作电压给所述多个电源垫，并通过所述多个第三主通道，提供多个第一设定信号给所述多个信号垫，用以令所述待测芯片操作于一第一模式； 在一第二测试期间下，所述测试机台通过所述第一主通道，提供所述操作电压给所述多个电源垫，并通过所述多个第三主通道，提供多个第二设定信号给所述多个信号垫，用以令所述待测芯片操作于一第二模式； 当所述待测芯片操作于所述第一模式时，所述待测芯片具有一第一耗电量，当所述待测芯片操作于所述第二模式时，所述待测芯片具有一第二耗电量，所述第二耗电量大于所述第一耗电量。
3.如权利要求1所述的测试系统，其特征在于，在所述第一测试期间，所述测试机台测量所述第一主通道的电流以及所述第二主通道的电压，用以产生一第一测量结果； 在所述第二测试期间，所述测试机台测量所述第一主通道的电流以及所述第二主通道的电压，用以产生一第二测量结果；以及 所述测试机台根据第一及第二测量结果，得知所述第一通道的一等效阻抗。
4.如权利要求3所述的测试系统，其特征在于，所述测试机台根据所述等效阻抗，调整所述操作电压。
5.如权利要求3所述的测试系统，其特征在于，所述测试机台根据所述等效阻抗，调整所述测试制具接触所述待测芯片的压力。
6.如权利要求1所述的测试系统，其特征在于，所述待测芯片并未经过一封装程序。
7.如权利要求1所述的测试系统，其特征在于，所述待测芯片已经过一封装程序。
8.如权利要求7所述的测试系统，其特征在于，所述待测芯片更包括: 多个锡球；以及 一基板，耦接于所述多个锡球与所述多个电源垫及所述测试电源垫之间，用以使所述多个锡球电连接所述多个电源垫及所述测试电源垫。
【文档编号】G01R27/04GK103792429SQ201210436101
【公开日】2014年5月14日 申请日期:2012年11月5日 优先权日:2012年11月5日
【发明者】杨正光 申请人:华邦电子股份有限公司