基板检查装置、基板检查方法以及基板检查程序与流程

本发明涉及基板检查装置、基板检查方法以及基板检查程序。

背景技术：

专利文献1公开了一种印刷布线基板检查用的布图检查装置的自我诊断方法，其中，该布图检查装置具有检查机主体、多个探针以及连接两者之间的中继缆线。在该自我诊断方法中，从上述多个探针中预先指定在进行用于检查印刷布线基板的主检查时明显没有短路的一对探针。接着，在该自我诊断方法中，使上述多个探针的前端部分与整个面具有导通面的满版图案基板相接触，从而上述一对探针在形成导通状态时进入自我诊断工序。进而，在该自我诊断方法中，对连接于各探针的各中继缆线的导通状态进行诊断。

【专利文献1】：日本特公平03-054312号公报

在上述自我诊断方法等使用一对接触部(探针)进行基板检查装置的自我诊断的现有方法中，为了确定处于不良状态的接触部，需要在基板检查装置上设置不被用于被检查基板的电气检查的自我诊断专用的接触部。

技术实现要素：

本发明的目的在于提供一种不必设置自我诊断专用的接触部也能够确定处于不良状态的接触部的基板检查装置、基板检查方法以及基板检查程序。

为了达到上述目的，本发明的第一方面的基板检查装置具有：3个以上的接触部，其分别用于与形成在被检查基板上的电气导通的端子相接触，并且分别连接有输入部和输出部；取得部，在使该3个以上的接触部与该端子相接触的状态下，该取得部向各接触部的输入部依次输入信号，并取得来自与该输入对应的各接触部的输出部的输出信号；以及确定部，其根据该取得部所取得的输出信号的组合来确定处于不良状态的接触部。

另外，本发明的第二方面的基板检查装置在第一方面所述的发明中还具有检查部，在由所述确定部确定为处于不良状态的接触部不存在的情况下，该检查部使所述3个以上的接触部中的2个以上的接触部与所述端子相接触来进行所述被检查基板的电气检查。

另外，本发明的第三方面的基板检查装置在第一方面或第二方面所述的发明中，所述确定部根据各接触部处于正常状态的情况下的所述输出信号的组合和所述取得部所取得的所述输出信号的组合之间的差异，确定处于所述不良状态的接触部。

另外，本发明的第四方面的基板检查装置在第一方面～第三方面中的任意一项所述的发明中，所述确定部还针对被确定为处于所述不良状态的接触部，根据在向该接触部的所述输入部输入所述信号的情况下的来自该接触部的所述输出部的输出信号，确定该接触部的处于不良状态的部位。

另一方面，为了达到上述目的，本发明的第五方面的基板检查方法包括：取得工序，在使分别用于与形成在被检查基板上的电气导通的端子相接触并且分别连接有输入部和输出部的3个以上的接触部与该端子相接触的状态下，向各接触部的输入部依次输入信号，并取得来自与该输入对应的各接触部的输出部的输出信号；以及确定工序，根据通过该取得工序取得的输出信号的组合来确定处于不良状态的接触部。

另外，本发明的第六方面的基板检查方法在第五方面所述的发明中，还包括检查工序，在通过所述确定工序确定为处于不良状态的接触部不存在的情况下，使所述3个以上的接触部中的2个以上的接触部与所述端子相接触来进行所述被检查基板的电气检查。

另外，本发明的第七方面的基板检查方法在第五方面或第六方面所述的发明中，在所述确定工序中，根据各接触部处于正常状态的情况下的所述输出信号的组合和通过所述取得工序取得的所述输出信号的组合之间的差异，确定处于所述不良状态的接触部。

另外，本发明的第八方面的基板检查方法在第五方面～第七方面中的任意一项所述的发明中，在所述确定工序中，还针对被确定为处于所述不良状态的接触部，根据在向该接触部的所述输入部输入所述信号的情况下的来自该接触部的所述输出部的输出信号，确定该接触部的处于不良状态的部位。

另一方面，为了达到上述目的，本发明的第九方面的基板检查程序用于使计算机 作为第一方面～第四方面中的任意一项所述的基板检查装置的取得部和确定部发挥功能。

根据第一方面、第五方面以及第九方面所述的发明，不必设置自我诊断专用的接触部，也能够确定处于不良状态的接触部。

根据第二方面和第六方面所述的发明，能够仅使用处于正常状态的接触部进行被检查基板的检查。

根据第三方面和第七方面所述的发明，不必设置自我诊断专用的接触部，也能够确定处于不良状态的接触部。

根据第四方面和第八方面所述的发明，能够区分被确定为处于不良状态的接触部的处于不良状态的部位。

附图说明

图1是表示实施方式中的基板检查装置的结构的主视图(部分框图)。

图2是表示实施方式中的基板检查装置的结构的框图(部分电路图)。

图3是表示实施方式中的基板检查装置的电气系统的主要部分结构的框图。

图4是表示实施方式中的基板检查装置的功能性结构的功能框图。

图5是用于说明实施方式中的组合信息的示意图。

图6是表示实施方式中的组合信息的一例的示意图。

图7是表示实施方式中的检查处理程序的处理流程的流程图。

图8是表示实施方式中的检查开始显示画面的一例的示意图。

图9是表示实施方式中的检查中止显示画面的一例的示意图。

图10是用于说明变形例中的组合信息的示意图。

图11是表示变形例中的基板检查装置的结构的主视图(部分框图)。

标号说明

10：基板检查装置；14A、14B、14C：探针；18：升降机构；20：控制装置；22：焊盘；24：被检查基板；70：移动部；72：取得部；74：确定部；76：检查部。

具体实施方式

以下，参照附图详细说明用于实施本发明的方式。

首先，参照图1和图2，说明本实施方式中的基板检查装置10的结构。如图1所示，本实施方式中的基板检查装置10具有：夹具基板12、n个(n为3以上的整数。在本实施方式中，以3个作为一例)探针14A～14C、升降机构18、以及控制装置20。并且，以下在没有必要区分探针14A～14C的情况下，省略标号末尾的字母。

本实施方式中的探针14固定设置于夹具基板12上，并通过缆线16与控制装置20电连接。本实施方式中的被检查基板24在使作为基板检查装置10的检查对象的面(以下称为“检查面”)与探针14相对置的状态下，固定设置于台26上。另外，被检查基板24的检查面上形成有作为电气导通的端子的一例的焊盘22。

本实施方式中的升降机构18构成为包括例如气缸等，通过控制装置20的控制，使夹具基板12在图1的箭头a方向上移动(升降)。

如图2所示，本实施方式中的探针14分别与设置在夹具基板12内的三态反转缓冲器30以及缓冲器32连接。具体而言，探针14的与上述检查面接触的前端部分的相反侧的端部分别与三态反转缓冲器30的输出端子以及缓冲器32的输入端子连接。另外，三态反转缓冲器30的输入端子和控制输入端子、以及缓冲器32的输出端子与控制装置20连接。

也就是说，三态反转缓冲器30的控制输入端子被输入从控制装置20输出的信号(以下称为“控制信号”)。另外，三态反转缓冲器30的输入端子被输入从控制装置20输出的信号(以下称为“检查输入信号”)。另外，从三态反转缓冲器30的输出端子输出的信号被输入到探针14和缓冲器32。从缓冲器32输出的信号(以下称为“检查输出信号”)被输入到控制装置20。

本实施方式中的三态反转缓冲器30在高(high)电平的控制信号从控制装置20输入到控制输入端子期间，从输出端子输出与被输入到输入端子的检查输入信号对应的信号。另外，三态反转缓冲器30在高电平控制信号从控制装置20输入到控制输入端子期间以外，处于高阻抗状态。另外，三态反转缓冲器30在高电平的控制信号从控制装置20输入到控制输入端子且高电平的检查输入信号从控制装置20输入到输入端子期间，输出低(Low)电平的信号。另外，三态反转缓冲器30在高电平的控制信号从控制装置20输入到控制输入端子且低电平的检查输入信号从控制装置20输入到输入端子期间，输出高电平的信号。

接着，参照图3对本实施方式中的基板检查装置10的电气系统的主要部分结构 进行说明。

如图3所示，本实施方式中的控制装置20具有：管理基板检查装置10的整体动作的CPU(Central Processing Unit：中央处理器)50；以及预先存储有各种程序和各种参数等的ROM(Read Only Memory：只读存储器)52。另外，控制装置20具有：用作CPU 50执行各种程序时的工作区域等的RAM(Random Access Memory：随机存取存储器)54；以及闪存等非易失性的存储部56。

另外，控制装置20具有操作显示部58，该操作显示部58受理操作者针对基板检查装置10的指示，并且显示与基板检查装置10的动作状况等相关的各种信息。另外，本实施方式中的操作显示部58例如包括显示器、键盘以及鼠标等。另外，控制装置20具有I/F(InterFace：接口)部60。另外，I/F部60上连接有如前所述那样的升降机构18、三态反转缓冲器30、以及缓冲器32。

另外，CPU 50、ROM 52、RAM 54、存储部56、操作显示部58、以及I/F部60的各部通过地址总线、数据总线、以及控制总线等总线62相互连接。

通过上述结构，本实施方式中的基板检查装置10通过CPU 50，分别对ROM 52、RAM 54、以及存储部56进行访问。另外，基板检查装置10通过CPU 50，分别进行经由操作显示部58的各种数据的取得以及针对操作显示部58的各种信息的显示。另外，基板检查装置10通过CPU 50，经由I/F部60进行升降机构18的控制。另外，基板检查装置10通过CPU 50，经由I/F部60分别进行针对三态反转缓冲器30的检查输入信号和控制信号的输入以及从缓冲器32输出的检查输出信号的取得。

接着，对本实施方式中的基板检查装置10进行的被检查基板24的检查处理的流程进行说明。

首先，基板检查装置10的操作者将被检查基板24以检查面朝向图1中的上方的方式设置在台26上的预先被确定为检查位置的位置上。接着，上述操作者经由操作显示部58输入用于指示执行被检查基板24的检查的信息。

输入了指示上述检查的信息后，基板检查装置10通过控制装置20对升降机构18进行控制而使夹具基板12移动(下降)到探针14的前端部分与焊盘22接触的位置。接着，基板检查装置10通过控制装置20向探针14依次输入信号，通过对从各探针14输出的信号进行测定来进行针对被检查基板24的各种电气检查。作为该电气检查的种类，例如可以列举出在线测试(In Circuit Test)以及功能测试(Function Test) 等。

其中，在进行上述电气检查时，探针14的前端部分与焊盘22的接触状态以及探针14与控制装置20的连接状态的各状态需要是正常状态。因此，本实施方式中的基板检查装置10上安装有自我诊断功能，该自我诊断功能是在被检查基板24的电气检查之前，诊断该装置的上述各状态是处于正常状态还是不良状态。

接着，参照图4对上述自我诊断功能进行说明。图4示出了用于执行本实施方式中的自我诊断功能的功能框图。各功能部通过控制装置20的CPU 50执行下述的检查处理程序得以实现。

如图4所示，本实施方式中的控制装置20具有移动部70、取得部72、确定部74以及检查部76。

本实施方式中的移动部70控制升降机构18，使夹具基板12在图1的箭头a方向上升降。

在使各探针14的前端部分与焊盘22相接触的状态下，本实施方式中的取得部72向三态反转缓冲器30的各个控制输入端子输入高电平的控制信号。取得部72输入该控制信号并且向三态反转缓冲器30的各个输入端子输入低电平的检查输入信号。取得部72针对与各探针14连接的三态反转缓冲器30依次进行这些控制信号和检查输入信号的输入。

另外，取得部72根据针对各三态反转缓冲器30依次进行的上述输入，取得从与各探针14连接的全部缓冲器32的输出端子输出的检查输出信号。接着，取得部72将与检查输出信号的输出状态对应的值存储到存储部56。具体而言，当取得的检查输出信号的信号电平在预先确定的允许范围内的情况下，取得部72在存储部56中存储“1”，该预先确定的允许范围是探针14之间的电气导通状态为正常状态的范围。

另一方面，当取得的检查输出信号的信号电平在上述允许范围外的情况下，取得部72在存储部56中存储“0”。取得部72按照每次检查输入信号的输入，并且针对取得对象探针14的组合分别进行上述“0”或“1”的存储。因此，取得部72通过一次检查处理，将与n×n种(本实施方式中为9种)的检查输出信号对应的“0”或“1”存储到按照存储部56中的每个上述组合而不同的存储区域。另外，以下将上述说明的取得部72在存储部56中存储的上述组合所对应的信息称为“组合信息”。

图5示出了用于说明上述组合信息的示意图。另外，图5所示的“探针1”对应 于探针14A，“探针2”对应于探针14B，“探针3”对应于探针14C。

图5所示的“No.”表示为了方便说明所添加的编号。另外，“探针的状态”表示各探针14的状态是正常状态还是不良状态。另外，“探针的状态”中的“接触”列表示探针14的前端部分与焊盘22的接触状态，“连接”列表示探针14与控制装置20的连接状态。更具体而言，“连接”列表示从检查输入信号由控制装置20输入到三态反转缓冲器30的位置到检查输出信号从缓冲器32输出到控制装置20的位置这一路径的缆线16、三态反转缓冲器30以及缓冲器32的电气导通状态。

另外，“输入输出信息”中的“输入”列的“○”表示控制装置20输入了检查输入信号后的探针14。“输入输出信息”中的“输出”列的“○”表示控制装置20取得的检查输出信号在上述允许范围内，“×”表示该检查输出信号在上述允许范围外。例如，图5所示的A1～A3的“输入输出信息”表示向探针14A～14C依次输入检查输入信号时的分别来自探针14A～14C的检查输出信号在上述允许范围内。

另外，“组合信息”表示如前所述那样的由取得部72向存储部56存储的组合信息。例如，在图5所示的A1～A3的“组合信息”中，由于全部探针14均处于正常状态，因此存储有9个“1”。并且，“1的数量”表示组合信息中的每个探针14的“1”的数量。

也就是说，全部探针14的状态均处于正常状态的情况下，图5中由虚线的矩形圈起的9个的值作为组合信息被存储到存储部56。

另外，图5中虽然图示出了全部探针14的上述连接状态为正常状态的情况，但是，例如当只有探针14C的上述连接状态为不良状态的情况下，即使从控制装置20输入了检查输入信号，上述允许范围内的检查输出信号也不会从与探针14C连接的缓冲器32的输出端子输出到控制装置20。因此，这种情况下，图6所示的组合信息被存储到存储部56。图6所示的组合信息与图5所示的B1～B3的组合信息相对应，在与B3的“探针3”对应的存储区域中存储有“0”。

本实施方式中的确定部74根据取得部72所取得的检查输出信号的组合，确定处于不良状态的探针14。具体而言，首先，确定部74对由取得部72存储在存储部56中的组合信息中的每个探针14的“1”的数量进行计数。接着，确定部74在所计数的“1”的数量为1以下的探针14是1个的情况下，确定该探针14处于不良状态。再者，这种情况下，确定部74在确定为处于不良状态的探针14中的上述“1”的数 量为1的情况下，确定上述接触状态为不良状态，在上述“1”的数是0(1个都没有)的情况下，确定上述连接状态为不良状态。

另一方面，确定部74在上述“1”的数量为1以下的探针14有2个以上的情况下，判定该2个以上的探针14处于不良状态。

再者，确定部74在上述“1”的数量为1以下的探针14是0(1个都没有)的情况下，判定全部探针14处于正常状态。

本实施方式中的检查部76在确定部74判定全部探针14处于正常状态的情况下，使用2个以上的探针14对被检查基板24进行上述电气检查。

接着，参照图7，对本实施方式中的基板检查装置10的作用进行说明。另外，图7是表示操作者经由操作显示部58输入用于指示执行检查的信息时CPU 50所执行的检查处理程序的处理的流程的流程图。另外，本检查处理程序预先安装在ROM 52上。另外，操作者将被检查基板24以检查面朝向图1中的上方的方式设置在台26上的预先被确定为检查位置的位置上，之后，输入用于指示执行上述检查的信息。

在图7的步骤100中，CPU 50对升降机构18进行控制而使夹具基板12下降到各探针14的前端部分与焊盘22相接触的位置。

在接下来的步骤102中，CPU 50开始向与探针14A～14C中的任意1个(以下称为“输入对象探针”)连接的三态反转缓冲器30的控制输入端子输入高电平的控制信号。在接下来的步骤104中，CPU 50开始向与输入对象探针连接的三态反转缓冲器30的输入端子输入低电平的检查输入信号。

在接下来的步骤106中，CPU 50根据上述低电平的检查输入信号的输入，分别取得与各探针14连接的全部缓冲器32的输出端子所输出的检查输出信号。在接下来的步骤108中，CPU 50停止由上述步骤102的处理而开始的控制信号的输入。在接下来的步骤110中，CPU 50停止通过上述步骤104的处理而开始的检查输入信号的输入。

在接下来的步骤112中，CPU 50针对通过上述步骤106的处理而取得的检查输出信号的任意1个(以下称之为“处理对象输出信号”)，判定处理对象输出信号的信号电平是否在上述允许范围内。CPU 50在该判定为否定判定的情况下进入步骤116的处理，另一方面，在该判定为肯定判定的情况下进入步骤114的处理。

在步骤114中，如前所述那样，CPU 50在将“1”存储到存储部56的对应存储 区域后进入步骤118的处理。另一方面，在步骤116中，如前所述那样，CPU 50在将“0”存储到存储部56的对应存储区域后进入步骤118的处理。在步骤118中，CPU 50针对通过上述步骤106的处理而取得的全部检查输出信号，判定上述步骤112～步骤116的处理是否结束。CPU 50在该判定为否定判定的情况下返回上述步骤112的处理，另一方面，在该判定为肯定判定的情况下进入步骤120的处理。并且，在本实施方式中，CPU 50在反复执行上述步骤112～步骤116的处理时，将之前没有作为处理的对象的检查处理信号设为处理对象输出信号。

在步骤120中，CPU 50针对全部探针14，判定上述步骤102～步骤118的处理是否结束。CPU 50在该判定为否定判定的情况下返回上述步骤102的处理，另一方面，在该判定为肯定判定的情况下进入步骤122的处理。另外，在本实施方式中，CPU 50在反复执行上述步骤102～步骤118的处理时，将之前没有作为处理的对象的探针14设为输入对象探针。

在步骤122中，如前所述那样，CPU 50根据通过上述步骤102～步骤120的反复处理而存储到存储部56中的组合信息，判定全部探针14是否处于正常状态。CPU 50在该判定为否定判定的情况下进入步骤128的处理，另一方面，在该判定为肯定判定的情况下进入步骤124的处理。

在步骤124中，CPU 50将报知开始被检查基板20的检查的检查开始显示画面显示到操作显示部58的显示器而进行报知。

图8示出了本实施方式中的检查开始显示画面的一例。如图8所示，本实施方式中的检查开始显示画面上显示有表示全部探针14处于正常状态的信息、表示在下述的步骤126的处理的检查中使用的探针14的信息、以及表示开始检查的信息。这里，操作者在要结束检查开始显示画面的显示的情况下，指定显示在该检查开始显示画面的下部的结束按钮。另外，在本实施方式中，作为上述检查中使用的探针14，采用了全部探针14，但并不限于次。作为上述检查中使用的探针14，也可以使用任意2个探针14。

在接下来的步骤126中，CPU 50使用全部探针14，如前所述那样在进行了被检查基板24的电气检查之后，进入步骤132的处理。

另一方面，在步骤128中，如前所述那样，CPU 50根据存储在存储部56中的组合信息，确定处于不良状态的探针14。

在接下来的步骤130中，CPU 50在将上述步骤128的处理的处理结果以及报知中止检查的检查中止显示画面显示在操作显示部58的显示器上而进行报知后，进入步骤132的处理。

图9示出了本实施方式中的检查中止显示画面的一例。另外，在图9中，示出了在确定为只有探针14A处于不良状态(图5所示的D1～D3)的情况下的检查开始显示画面。如图9所示，在本实施方式中的检查中止显示画面中，显示有表示确定为处于不良状态的探针14A的信息以及表示中止检查的信息。这里，操作者在要结束检查中止显示画面的显示的情况下，指定显示在该检查中止显示画面的下部的结束按钮。

在步骤132中，CPU 50对升降机构18进行控制而使夹具基板12上升到预先设定的起始位置后，结束本检查处理程序。

如上述说明那样，根据本实施方式，在处于不良状态的探针14的数量为(n-2)个(本实施方式中为1个)以下的情况下，确定处于不良状态的探针14。另外，处于不良状态的探针14的数量为(n-1)个(本实施方式中为2个)以上的情况下，确定(n-1)个以上的探针14处于不良状态。

以上，虽然对实施方式进行了说明，但本发明的技术范围并不限于上述实施方式中记载的范围。在不脱离发明的主旨的范围内可以在上述实施方式中添加多种变更或改良，添加了该变更或改良的方式也包含在本发明的技术范围内。

另外，上述实施方式并不限定权利要求书(权利要求)中的发明，而实施方式中所说明的特征的组合也并非全部都是发明的解决手段中所必须的。如前所述那样的实施方式中包括各种阶段的发明，通过公开的多个技术特征的组合可以提取各种发明。即使从实施方式所示的全部技术特征中删除几个技术特征，只要能够获得效果，被删除了这几个技术特征的结构可以作为发明被提取。

例如，在上述实施方式中，虽然针对使用了3个探针14的情况进行了说明，但是本发明并不限于此。例如，也可以是使用4个以上探针14的方式。图10示出了使用4个(n＝4)探针14的情况下与图5对应的示意图。

在该情况下，如图10所示，也与上述实施方式同样地通过计数组合信息的“1”的数量，在处于不良状态的探针14的数量为(n-2)个以下的情况下，确定处于不良状态的探针14。再者，处于不良状态的探针14的数量为(n-1)个以上的情况下，确 定(n-1)个以上的探针14处于不良状态。

另外，在上述实施方式中，作为全部探针14接触的端子，对1个焊盘22形成在被检查基板24的检查面的情况进行了说明，但本发明并不限于此。例如，只要相互电气导通，也可以是多个焊盘22形成在被检查基板24的检查面上的形式。图11中举例示出了如下形式的基板检查装置10：相互电气导通的焊盘22A、22B形成在被检查基板24A的检查面上，在进行上述检查处理的情况下，探针14的一部分(图11的例子中为探针14A、14B)与焊盘22A相接触，探针14的另一部分(图11的例子中为探针14C)与焊盘22B相接触。

另外，在上述实施方式中，作为被输入来自控制装置20的控制信号以及检查输入信号的元件，对应用了三态反转缓冲器的情况进行了说明，但本发明并不限于此。例如，也可以是应用晶体管、继电器开关等的开关元件等仅在从控制装置20输入控制信号期间将来自控制装置20的检查输入信号输入到探针14的其他元件作为该元件的形式。

另外，在上述实施方式中，对检查处理程序预先安装在ROM 52中的情况进行了说明，但本发明不仅限于此。例如，也可以是将检查处理程序存储在CD-ROM(Compact Disk Read Only Memory：光盘只读存储器)等存储介质中进行提供的形式、或者是经由网络提供的形式。

再者，在上述实施方式中，对利用计算机通过执行程序以软件结构实现检查处理的情况进行了说明，但本发明并不限于此。例如，也可以是通过硬件结构、硬件结构与软件结构的组合来实现该检查处理的形式。

此外，上述实施方式中说明的基板检查装置10的结构(参照图1～图4)是一个例子，在不脱离本发明的主旨的范围内，当然也可以删除不需要的部分或者补入新的部分。

另外，上述实施方式中说明的检查处理程序的处理的流程(参照图7)也是一个例子，在不脱离本发明的主旨的范围内，当然也可以删除不需要的步骤或者补入新的步骤或者更换处理顺序。

再者，上述实施方式中示出的各显示画面的结构(参照图8、图9)也是一个例子，在不脱离本发明的主旨的范围内，当然也可以删除一部分信息或者补入新的信息或者变更显示位置。