离子注入测试样品的制备方法及测试方法与流程

本发明涉及半导体领域，尤其涉及一种离子注入测试样品的制备方法及测试方法。

背景技术：

离子注入技术是一种向半导体材料中引入掺杂离子，改变半导体器件的电学性能的技术。离子注入现已在半导体制造中被广泛应用。

离子注入的剂量和射程是离子注入工艺的两个重要参数，对离子注入的剂量和射程进行精确控制是离子注入工艺优化的目标。其中，不仅要求掺杂离子的峰值浓度控制准确，还要求掺杂离子浓度分布符合设计要求。

对于平面晶体管而言，通常采用二次离子质谱(secondionmassspectroscopy，sims)来分析掺杂离子注入后在半导体材料内的离子浓度分布情况。具体地，sims技术包括：通过在半导体表面区域上照射一次离子而产生二次离子，通过对所述二次离子进行质量分析来测定掺杂离子的离子浓度分布。

但是，现有技术发展了鳍式场效应管的3d晶体管技术，如何对鳍式场效应管进行离子浓度分布测量成为本领域技术人员亟待解决的技术问题。

技术实现要素：

本发明解决的问题是提供一种离子注入测试样品的制备方法及测试方法，提高鳍式场效应管离子浓度分布的测量精确度。

为解决上述问题，本发明提供一种离子注入测试样品的制备方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部；在所述鳍部之间的衬底上形成隔离结构，所述鳍部的一部分露出于所述隔离结构，为鳍部第一区域，所述鳍部的另一部分位于所述隔离结构内，为鳍部第二区域；对所述鳍部第二区域进行离子掺杂，在所述鳍部第二区域内形成掺杂离子；完成所述离子掺杂工艺后，在所述鳍部第一区域的侧壁表 面形成第一探测层，用于提供第一探测离子，且所述第一探测离子与所述掺杂离子不同；形成所述第一探测层后，去除所述隔离结构；去除所述隔离结构后，形成保形覆盖所述鳍部第一区域和鳍部第二区域的第二探测层，用于提供第二探测离子，且所述第二探测离子与所述第一探测离子、掺杂离子不同；在所述半导体基底表面形成介质层，所述介质层的顶部高于所述第二探测层的顶部。

可选的，所述掺杂离子为n型离子或p型离子。

可选的，掺杂离子为n型离子，所述n型离子为砷离子，注入的离子能量为30kev至120kev，注入的离子剂量为1e12至1e14原子每平方厘米；或者，掺杂离子为p型离子，所述p型离子为硼离子，注入的离子能量为5kev至50kev，注入的离子剂量为5e12至5e14原子每平方厘米。

可选的，所述第一探测层的材料为氮化硅、氮化钛或氮化钽，所述第一探测离子为氮离子。

可选的，形成所述第一探测层的步骤包括：形成保形覆盖所述隔离结构表面和所述鳍部第一区域表面的第一探测层膜；采用无掩膜刻蚀工艺，去除所述隔离结构表面和所述鳍部第一区域顶部的第一探测层膜，在所述鳍部第一区域的侧壁表面形成第一探测层。

可选的，通过原子层沉积工艺形成所述第一探测层膜。

可选的，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氮的前驱体，工艺温度为400摄氏度至600摄氏度，压强为1毫托至10毫托，前驱体的气体流量为1500sccm至4000sccm，沉积次数为15次至50次。

可选的，所述第二探测层的材料为氧化硅或氧化铪，所述第二探测离子为氧离子。

可选的，形成所述第二探测层的工艺为原子层沉积工艺。

可选的，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧的前驱体，前驱体的气体流量为500sccm至5000sccm，工艺 温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为5次至50次。

可选的，所述介质层的材料为无定形硅。

可选的，所述介质层高于所述第二探测层顶部的厚度为至

可选的，对所述半导体基底进行离子掺杂工艺后，在所述鳍部第一区域的侧壁表面形成第一探测层之前，还包括：对所述半导体基底进行退火工艺。

可选的，所述退火工艺的工艺参数包括：退火温度为950摄氏度至1100摄氏度，工艺时间为10秒至30秒，压强为0.4托至1托，反应气体为氧气，氧气的气体流量为0.5每分钟标准升至2每分钟标准升。

相应的，本发明还提供一种离子注入测试方法，包括：提供前述制备方法所形成的测试样品；自所述介质层的顶部至所述衬底表面，探测所述第一探测离子、第二探测离子以及所述掺杂离子的信号，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图，所述浓度变化曲线图包括波谷值区域和波峰值区域，所述波谷值区域表示未探测到离子的区域，所述波峰值区域表示离子浓度最大的区域；通过所述第一探测离子的浓度变化曲线图获得所述鳍部第一区域的高度；通过所述第二探测离子的浓度变化曲线图获得所述鳍部的高度；通过所述浓度变化曲线图、鳍部的高度以及鳍部第一区域的高度，获得所述掺杂离子在所述鳍部内的浓度分布；判断所述掺杂离子的浓度波峰值区域是否位于所述鳍部第二区域内，若所述掺杂离子的浓度波峰值区域未在所述鳍部第二区域内或者仅部分位于所述鳍部第二区域内，根据掺杂离子的浓度分布，对离子注入掺杂工艺的参数进行调整。

可选的，采用二次离子质谱方法，自所述介质层的顶部至所述衬底表面，探测所述第一探测离子、第二探测离子以及所述掺杂离子的信号，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图。

可选的，所述二次离子质谱方法的探测面积范围为50μm×50μm。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在鳍部第一区域的侧壁表面形成第一探测层，形成保形覆盖所述 鳍部第一区域和鳍部第二区域的第二探测层，其中，所述第一探测层用于提供第一探测离子，所述第二探测层用于提供第二探测离子，且所述第一探测离子、第二探测离子和掺杂离子各不相同。在所述半导体基底表面形成介质层之后，类似平面晶体管，自介质层的顶部至衬底表面，探测所述第一探测离子、第二探测离子以及掺杂离子的信号时，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图，且通过所述第一探测离子的浓度变化曲线图获得所述鳍部第一区域的高度(能探测到第一探测离子的介质层深度范围)，通过所述第二探测离子的浓度变化曲线图获得所述鳍部的高度(能探测到第二探测离子的介质层深度范围)，从而可以通过所述浓度变化曲线图、鳍部的高度以及鳍部第一区域的高度，直观且精确地获得所述掺杂离子在所述鳍部内的浓度分布，并可以根据掺杂离子的浓度分布，对离子注入掺杂工艺的进行优化，进而提高半导体器件的电学性能。

附图说明

图1至图7是本发明离子注入测试样品的制备方法一实施例中各步骤对应结构示意图；

图8是本发明离子注入测试中离子与所述离子位于介质层内深度相关的浓度变化曲线图。

具体实施方式

对于finfet晶体管包括作为沟道区的鳍部。所述鳍部中掺杂有离子，属于三维离子结构，二次离子质谱(secondionmassspectroscopy，sims)适于测量平面样品，难以对三维样品的掺杂离子浓度分布进行测试。

现有技术主要借助工艺计算机辅助设计(technologycomputeraideddesign，tcad)工具，分析得到鳍部内从鳍部顶部至底部的掺杂离子浓度分布。但由于tcad的模拟分析存在固有误差，得到的掺杂离子浓度分布精确度较低。

为了解决所述技术问题，本发明提供一种离子注入测试样品的制备方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部；在所述鳍部之间的衬底上形成隔离结构，所述鳍部的一部分露出于所述隔离 结构，为鳍部第一区域，所述鳍部的另一部分位于所述隔离结构内，为鳍部第二区域；对所述鳍部第二区域进行离子掺杂，在所述鳍部第二区域内形成掺杂离子；完成所述离子掺杂工艺后，在所述鳍部第一区域的侧壁表面形成第一探测层，用于提供第一探测离子，且所述第一探测离子与所述掺杂离子不同；形成所述第一探测层后，去除所述隔离结构；去除所述隔离结构后，形成保形覆盖所述鳍部第一区域和鳍部第二区域的第二探测层，用于提供第二探测离子，且所述第二探测离子与所述第一探测离子、掺杂离子不同；在所述半导体基底表面形成介质层，所述介质层的顶部高于所述第二探测层的顶部。

本发明在鳍部第一区域的侧壁表面形成第一探测层，形成保形覆盖所述鳍部第一区域和鳍部第二区域的第二探测层，其中，所述第一探测层用于提供第一探测离子，所述第二探测层用于提供第二探测离子，且所述第一探测离子、第二探测离子和掺杂离子各不相同。在所述半导体基底表面形成介质层之后，类似平面晶体管，自介质层的顶部至衬底表面，探测所述第一探测离子、第二探测离子以及掺杂离子的信号时，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图，且通过所述第一探测离子的浓度变化曲线图获得所述鳍部第一区域的高度(能探测到第一探测离子的介质层深度范围)，通过所述第二探测离子的浓度变化曲线图获得所述鳍部的高度(能探测到第二探测离子的介质层深度范围)，从而可以通过所述浓度变化曲线图、鳍部的高度以及鳍部第一区域的高度，直观且精确地获得所述掺杂离子在所述鳍部内的浓度分布，并可以根据掺杂离子的浓度分布，对离子注入掺杂工艺的进行优化，进而提高半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图7是本发明离子注入测试样品的制备方法一实施例中各步骤对应结构示意图。

参考图1，形成半导体基底，所述半导体基底包括衬底100、凸出于所述衬底100的鳍部110。

所述衬底100为后续形成器件提供工艺平台

所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为掺杂有杂质的单晶硅；相应地，所述鳍部110的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部110的材料为硅。

具体地，形成所述半导体基底的步骤包括：提供初始基底，在所述基底上形成图形化的硬掩膜层200，所述硬掩膜层200的形貌、尺寸及位置与后续形成的鳍部的形貌、尺寸及位置相同；以所述硬掩模层200为掩膜，刻蚀所述初始基底，形成若干分立的凸起，刻蚀后的初始基底作为衬底100，位于所述衬底100表面的凸起作为鳍部110。

本实施例中，所述鳍部110的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即所述鳍部的顶部尺寸等于底部尺寸。

本实施例中，所述硬掩膜层200的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层200表面能够作为平坦化工艺的停止位置，还能够起到保护所述鳍部110顶部的作用，且所述硬掩膜层200还能够在后续离子注入工艺中起到掩膜层的作用。

在其他实施例中，在初始基底上形成硬掩膜层之前，本发明制备方法还可以包括：在所述初始基底上形成氧化层，所述氧化层作为所述硬掩膜层的缓冲层，用于减小所述硬掩膜层与所述鳍部之间的应力，消除所述鳍部顶部硅的位错形成。

需要说明的是，在形成所述鳍部110之后，本发明制备方法还可以包括：在所述鳍部110表面形成线性氧化层101，用于修复所述鳍部110。

在刻蚀所述初始基底形成所述鳍部110的过程中，刻蚀工艺容易在所述鳍部110表面形成凸出的棱角或使表面具有缺陷，这容易影响鳍式场效应管的器件性能。

因此，本实施例对所述鳍部110进行氧化处理以在所述鳍部110表面形成线性氧化层101。在氧化处理过程中，由于所述鳍部110凸出的棱角部分的 比表面更大，更容易被氧化，后续去除所述线性氧化层101之后，不仅所述鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，使所述鳍部110的表面光滑，晶格质量得到改善，避免所述鳍部110顶角尖端放电问题，有利于改善鳍式场效应管的性能。

所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对所述衬底100表面进行氧化，因此，所述线性氧化层101还位于所述衬底100表面。本实施例中，采用issg(原位蒸汽生成，in-situstreamgeneration)氧化工艺对所述鳍部110进行氧化处理，形成所述线性氧化层101。

本实施例中，所述鳍部110的材料为硅。相应的，所述线性氧化层101的材料为氧化硅。

参考图2，在所述鳍部110之间的衬底100上形成隔离结构102，所述鳍部110的一部分露出于所述隔离结构102，为鳍部第一区域111，所述鳍部110的另一部分位于所述隔离结构102内，为鳍部第二区域112。

所述隔离结构102用于对相邻器件之间起到隔离作用，所述隔离结构102的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离结构102的材料为氧化硅。

需要说明的是，本实施例中，所述隔离结构102是浅沟槽隔离层，但不限于浅沟槽隔离层。

具体地，形成所述隔离结构102的步骤包括：在所述鳍部110表面形成隔离膜，所述隔离膜还覆盖所述硬掩膜层200表面，所述隔离膜的顶部高于所述硬掩膜层200顶部；平坦化所述隔离膜直至露出所述硬掩膜层200表面；回刻蚀去除部分厚度的所述隔离膜以形成所述隔离结构102。

所述隔离膜的材料与所述鳍部110以及衬底100的材料不同，且所述隔离膜的材料为易于被去除的材料，使得后续回刻蚀去除部分厚度的所述隔离膜的工艺不会对所述鳍部110造成损伤。所述隔离膜的材料可以为非晶碳、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅，形成所述隔离膜的工艺可以为化学气相沉积、物理气相沉积或原子层沉积工艺。

本实施例中，所述隔离膜的材料为氧化硅，形成所述隔离膜的工艺为化学气相沉积工艺。相应的，所述隔离结构102的材料为氧化硅。

本实施例中，采用化学机械研磨工艺平坦化所述隔离膜直至露出所述掩膜层200表面；采用干法刻蚀工艺、湿法刻蚀工艺，或干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，回刻蚀去除部分厚度的所述隔离膜以形成所述隔离结构102。

形成所述隔离结构102后，所述鳍部110的一部分露出于所述隔离结构102，为鳍部第一区域111，所述鳍部110的另一部分位于所述隔离结构102内，为鳍部第二区域112。

需要说明的是，在去除部分厚度的所述隔离膜的过程中还去除所述鳍部第一区域111表面的线性氧化层101。

参考图3，对所述鳍部第二区域112进行离子掺杂，在所述鳍部第二区域112内形成掺杂离子。

所述离子掺杂用于在所述鳍部第二区域112内形成防穿通区，避免后续在所述鳍部第一区域111内形成的源区和漏区之间发生穿通现象。

具体地，对所述鳍部第二区域112进行离子掺杂的步骤包括：以所述硬掩膜层200为掩膜，对所述半导体基底进行离子掺杂工艺，向所述隔离结构102内注入掺杂离子，且在离子横向扩散的作用下，所述掺杂离子还横向扩散进所述鳍部第二区域112内，在所述鳍部第二区域112内形成所述掺杂离子。

本实施例中，所述半导体基底用于形成n型器件或p型器件。相应的，所述掺杂离子可以为n型离子或p型离子。

当所述掺杂离子为n型离子时，所述n型离子为砷离子，注入的离子能量为30kev至120kev，注入的离子剂量为1e12至1e14原子每平方厘米；当所述掺杂离子为p型离子时，所述p型离子为硼离子，注入的离子能量为5kev至50kev，注入的离子剂量为5e12至5e14原子每平方厘米。

需要说明的是，对所述半导体基底进行离子注入掺杂工艺后，还包括：对所述半导体基底进行退火工艺，促进所述掺杂离子横向扩散进所述鳍部第 二区域112内。

本实施例中，所述退火工艺的工艺参数包括：退火温度为950摄氏度至1100摄氏度，工艺时间为10秒至30秒，压强为0.4托至1托，反应气体为氧气，氧气的气体流量为0.5每分钟标准升至2每分钟标准升。

还需要说明的是，在所述鳍部110内形成掺杂离子并进行退火工艺后，去除所述硬掩膜层200。

本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层200。所述湿法刻蚀工艺所采用的溶液为磷酸。

参考图4，完成所述离子掺杂工艺后，在所述鳍部第一区域111的侧壁表面形成第一探测层103，所述第一探测层103用于提供第一探测离子，且所述第一探测离子与所述掺杂离子不同。

此处所述第一探测离子为对所述第一探测层103进行测试分析时形成的探测离子。例如，在二次离子质谱方法中，对所述第一探测层103进行离子照射形成第一探测离子。

在离子注入测试过程中，通过探测所述第一探测离子的浓度，可以获取所述鳍部第一区域111的高度l。

具体地，形成所述第一探测层103的步骤包括：形成保形覆盖所述隔离结构102表面和所述鳍部第一区域111表面的第一探测层膜；采用无掩膜刻蚀工艺，去除所述隔离结构102表面和所述鳍部第一区域111顶部的第一探测层膜，在所述鳍部第一区域111的侧壁表面形成第一探测层103。

本实施例中，通过原子层沉积工艺形成所述第一探测层膜。所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氮的前驱体，工艺温度为400摄氏度至600摄氏度，压强为1毫托至10毫托，前驱体的气体流量为1500sccm至4000sccm，沉积次数为15次至50次。

其中，当所述工艺温度低于400摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述第一探测层膜的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述第一探测层膜的形成效率；当所述工艺 温度高于600摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述第一探测层膜的纯度和台阶覆盖性，最终降低所述第一探测层103的形成质量。

基于所述设定的工艺温度，将腔室压强、气体流量和沉积次数设定在合理范围值内，避免类似化学气相沉积的现象发生，从而保证所述第一探测层膜的高纯度和良好台阶覆盖性，进而提高所述第一探测层103的形成质量。

所述第一探测层103的材料可以为氮化硅、氮化钛或氮化钽。本实施例中，所述第一探测层103的材料为氮化硅。相应的，所述第一探测离子为氮离子。

需要说明的是，所述第一探测离子与所述掺杂离子不同，从而在离子注入测试过程中可以区分所述第一探测离子与所述掺杂离子，获得所述鳍部第一区域111的高度l。

参考图5，形成所述第一探测层103后，去除所述隔离结构102(如图4所示)。

所述隔离结构102与所述鳍部第二区域112具有相同的掺杂离子，为了避免在离子注入测试过程中，所述隔离结构102内的掺杂离子对所述鳍部第二区域111内的掺杂离子浓度产生干扰，在形成所述第一探测层103后，去除所述隔离结构102。

本实施例中，去除所述隔离结构102的湿法刻蚀工艺。所述隔离结构102的材料为氧化硅，所述湿法刻蚀工艺所采用的溶液为氢氟酸。

需要说明的是，所述线性氧化层101(如图4所示)的材料为氧化硅，在湿法刻蚀去除所述隔离结构102的同时，还去除所述线性氧化层101。

参考图6，去除所述隔离结构102(如图4所示)后，形成保形覆盖所述鳍部第一区域111和鳍部第二区域112的第二探测层104，所述第二探测层104用于提供第二探测离子，且所述第二探测离子与所述第一探测离子、掺杂离子不同。

此处所述第二探测离子为对所述第二探测层104进行测试分析时形成的 探测离子。例如，在二次离子质谱方法中，对所述第二探测层104进行离子照射形成第二探测离子。

在离子注入测试过程中，通过探测所述第二探测离子的浓度，可以获取所述鳍部110的高度h。

本实施例中，形成所述第二探测层104的步骤包括：形成保形覆盖所述衬底100、鳍部第一区域111、鳍部第二区域112以及第一探测层103的第二探测层104。

本实施例中，形成所述第二探测层104的工艺为原子层沉积工艺。所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧的前驱体，前驱体的气体流量为500sccm至5000sccm，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为5次至50次。

其中，当所述工艺温度低于80摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述第二探测层104的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述第二探测层104的形成效率；当所述工艺温度高于300摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述第二探测层104的纯度和台阶覆盖性，最终降低所述第二探测层104的形成质量。

基于所述设定的工艺温度，将腔室压强和沉积次数设定在合理范围值内，避免类似化学气相沉积的现象发生，从而保证所述第二探测层104的高纯度和良好台阶覆盖性，进而提高所述第二探测层104的形成质量。

所述第二探测层104的材料可以为氧化硅或氧化铪。本实施例中，所述第二探测层104的材料为氧化硅。相应的，所述第二探测离子为氧离子。

需要说明的是，所述第二探测离子与所述掺杂离子、第一探测离子不同，从而在离子注入测试过程中可以区分所述三种离子，获得所述鳍部110的高度h。

参考图7，在所述半导体基底表面形成介质层105，所述介质层105的顶部高于所述第二探测层104的顶部。

在离子注入测试过程中，从所述介质层105的顶部至所述衬底100表面同时探测所述掺杂离子、第一探测离子和第二探测离子，分别获得各离子与所述离子位于所述介质层105内深度相关的浓度变化曲线图，并通过所述浓度变化曲线图获得所述掺杂离子在所述鳍部110内的浓度分布。

具体地，形成所述介质层105的步骤包括：在所述鳍部110之间衬底100上形成介质膜，所述介质膜覆盖所述第二探测层104和所述鳍部110，且所述介质膜的顶部高于所述第二探测层104的顶部；通过平坦化工艺，研磨去除高于所述第二探测层104顶部的部分介质膜，形成所述介质层105。

本实施例中，所述介质层105的材料为无定形硅。

需要说明的是，经所述平坦化工艺后，所述介质层105的顶部已经平坦化，可以满足后续的二次离子质谱分析的要求。

还需要说明的是，所述介质层105表面至所述第二探测层104顶部具有厚度d，所述厚度d不宜过厚，也不宜过薄。当所述厚度d过厚时，在离子注入测试过程中，需要花费较多时间才能探测到所述第一探测离子和第二探测离子，从而降低测试效率；当所述厚度d过薄时，难以提供初次探测到所述第一探测离子和第二探测离子的缓冲时间。为此，本实施例中，所述厚度d为至

相应地，结合参考图7和图8，本发明实施例还提供一种离子注入测试方法，用于获得掺杂离子在所述鳍部110内的浓度分布。图8示出了本发明离子注入测试中离子与所述离子位于介质层内深度相关的浓度变化曲线图。所述测试方法包括：

根据前述离子注入测试样品的制备方法，获得测试样品(如图7所示)；

自所述介质层105的顶部至所述衬底100表面，探测所述第一探测离子、第二探测离子以及所述掺杂离子的信号，获得各离子与所述离子位于所述介质层105内深度相关的浓度变化曲线图(如图8所示)，所述浓度变化曲线图包括波谷值区域和波峰值区域，所述波谷值区域表示未探测到离子的区域，所述波峰值区域表示离子浓度最大的区域；

通过第一探测离子的浓度变化曲线图获得所述鳍部第一区域111的高度 l；

通过所述第二探测离子的浓度变化曲线图获得所述鳍部110的高度h；

通过所述浓度变化曲线图、鳍部110的高度h以及鳍部第一区域111的高度l，获得所述掺杂离子在所述鳍部110内的浓度分布；

判断所述掺杂离子的浓度波峰值区域a是否位于所述鳍部第二区域112内，若所述掺杂离子的浓度波峰值区域a未在所述鳍部第二区域112内或者仅部分位于所述鳍部第二区域112内，根据掺杂离子的浓度分布，对离子注入掺杂工艺的参数进行调整。

本实施例中，采用二次离子质谱方法，自所述介质层的顶部至所述衬底表面，探测所述第一探测离子、第二探测离子以及所述掺杂离子的信号，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图。通过所述二次离子质谱方法可探测并分析得到50μm×50μm的面积范围内的掺杂离子浓度分布。

以下结合图8，对所述浓度变化曲线图以及判断所述掺杂离子的浓度波峰值区域a是否位于所述鳍部第二区域112内的原理做具体说明，x轴代表介质层105深度，y轴代表随所述介质层105深度变化而引起的离子浓度变化。其中，曲线300为所述第二探测离子随所述介质层105深度变化的离子浓度变化曲线；曲线400为所述第一探测离子随所述介质层105深度变化的离子浓度变化曲线；曲线500为所述掺杂离子随所述介质层105深度变化的离子浓度变化曲线。

本实施例中，所述离子注入测试主要分为三个阶段。

第一阶段：自所述介质层105顶部开始进行离子探测，由于在所述介质层105的顶部至所述第二探测层104顶部的介质层第一深度范围i内，只有所述介质层105的材料，因此无法探测到所述掺杂离子、第一探测离子以及第二探测离子，即在所述介质层第一深度范围i内，所述掺杂离子、第一探测离子以及第二探测离子的离子浓度均为零，也就是说，均位于波谷值区域。

第二阶段：自所述第二探测层104顶部位置继续向下进行离子探测，由于所述鳍部第一区域111侧壁表面形成有第一探测层103，所述鳍部110和所 述第一探测层103表面形成有第二探测层104，且所述第一探测离子为氮离子，所述第二探测离子为氧离子，因此当探测信号自所述第二探测层104顶部对应的介质层105位置继续向下探测时，所述氮离子和所述氧离子的离子浓度开始逐渐增加，且在所述鳍部第一区域111对应的介质层第二深度范围ii内均能探测到所述氮离子和所述氧离子。

需要说明的是，由于所述第一探测层103仅形成于所述鳍部第一区域111的侧壁表面，所述氮离子仅在所述鳍部第一区域111对应的介质层第二深度范围ii内可以被探测到，即在所述鳍部第一区域111对应的介质层第二深度范围ii内具有离子浓度，因此，所述介质层第二深度范围ii可以表征所述鳍部第一区域111的高度l。

第三阶段：自所述鳍部第一区域111的底部位置继续向下进行离子探测，由于所述鳍部110和所述第一探测层103表面形成有第二探测层104，所述第二探测离子为氧离子，因此当探测信号自所述鳍部第一区域111底部对应的介质层105位置继续向下探测，直至所述衬底100表面，在所述鳍部第二区域112对应的介质层第三深度范围iii仍能探测到所述氧离子。此外，根据前述离子注入测试样品的制备方法，对所述鳍部第二区域112进行离子(n型或p型离子)掺杂后，掺杂离子被注入进所述鳍部第二区域112内，且所述掺杂离子位于靠近所述鳍部第一区域111的部分鳍部第二区域112内，也就是说，所述掺杂离子可在所述介质层第三深度范围iii内被探测到。

需要说明的是，所述衬底100的材料与所述第二探测层104的材料不同，因此，当探测信号达到所述衬底100表面时，所述氧离子无法被探测到，也就是说，所述氧离子仅在所述鳍部110对应的介质层第四深度范围iv内可以被探测到，即在所述鳍部110对应的介质层第四深度范围iv内具有离子浓度，因此，所述介质层第四深度范围iv可以表征所述鳍部110的高度h。

因此，通过所述浓度变化曲线图、鳍部110的高度h以及鳍部第一区域111的高度l，获得所述掺杂离子在所述鳍部110内的浓度分布，并根据判断所述掺杂离子的浓度波峰值区域a是否位于所述介质层第三深度范围iii内，判断所述掺杂离子的浓度波峰值区域a是否位于所述鳍部第二区域112内。

需要说明的是，所述鳍部第二区域112内的掺杂离子用于在所述鳍部第二区域112内形成防穿通区，避免所述鳍部第一区域111内的源区和漏区之间发生穿通现象，因此，在理想状态下，所述掺杂离子仅位于所述鳍部第二区域112内。

当所述掺杂离子的浓度波峰值区域a未在所述介质层第三深度范围iii内或者仅部分位于所述介质层第三深度范围iii内，即表征未在所述鳍部第二区域112内或者仅部分位于所述鳍部第二区域112内时，说明所述掺杂离子还可以位于所述鳍部第一区域111内，而所述鳍部第一区域111为不期望注入掺杂离子的区域，从而容易对半导体器件的电学性能产生不良影响。因此，可根据掺杂离子的实际浓度分布，对离子注入掺杂工艺的参数进行调整，从而提高半导体器件的电学性能。

本发明在鳍部第一区域的侧壁表面形成第一探测层，形成保形覆盖所述鳍部第一区域和鳍部第二区域的第二探测层，其中，所述第一探测层用于提供第一探测离子，所述第二探测层用于提供第二探测离子，且所述第一探测离子、第二探测离子和掺杂离子各不相同。在所述半导体基底表面形成介质层之后，类似平面晶体管，自介质层的顶部至衬底表面，探测所述第一探测离子、第二探测离子以及掺杂离子的信号时，获得各离子与所述离子位于所述介质层内深度相关的浓度变化曲线图，且通过所述第一探测离子的浓度变化曲线图获得所述鳍部第一区域的高度(能探测到第一探测离子的介质层深度范围)，通过所述第二探测离子的浓度变化曲线图获得所述鳍部的高度(能探测到第二探测离子的介质层深度范围)，从而可以通过所述浓度变化曲线图、鳍部的高度以及鳍部第一区域的高度，直观且精确地获得所述掺杂离子在所述鳍部内的浓度分布，并可以根据掺杂离子的浓度分布，对离子注入掺杂工艺的进行优化，进而提高半导体器件的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。