1.一种光检测电路，其特征在于，包括：第一开关组、第二开关组、感光电路、第一开关管、第二开关管、第三开关管以及运放缓冲器；
其中，所述第一开关组包括至少两个串联的开关管，所述第一开关组中各个开关管的控制端连接地，所述第一开关组的第一端连接电源电压，第二端连接感光电路的负极和所述第一开关管的控制端，所述感光电路的正极连接地；
所述第一开关管的第一导通端连接电源电压，第二导通端连接所述第二开关管的第一导通端、所述第二开关管的控制端和所述第三开关管的控制端，所述第二开关管的第二导通端连接地；
所述第二开关组包括至少两个串联的开关管，所述第二开关组中各个开关管的控制端连接地，所述第二开关组的第一端连接电源电压，第二端连接所述第三开关管的第一导通端和所述运放缓冲器的输入端，所述第三开关管的第二导通端连接地，所述运放缓冲器的输出端为所述光检测电路的输出端。
2.根据权利要求1所述的光检测电路，其特征在于，还包括：第四开关管；
其中，所述第四开关管串联在第一开关组的第二端和所述感光电路的正极之间，所述第四开关管的控制端用于输入控制电压，所述控制电压用于控制所述光检测电路的开关状态。
3.根据权利要求1所述的光检测电路，其特征在于，所述第一开关组包括第一PMOS管、第二PMOS管和第三PMOS管；
其中，所述第一PMOS管的源极为所述第一开关组的第一端，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第三PMOS管的源极，所述第三PMOS管的漏极作为所述第一开关组的第二端；所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第三PMOS管的栅极连接地。
4.根据权利要求2所述的光检测电路，其特征在于，所述第四开关管包括第四PMOS管；
其中，所述第四PMOS管的源极连接所述第一开关组的第二端，所述第四PMOS管的漏极连接所述感光电路的正极，所述第四PMOS管的栅极用于输入所述控制电压。
5.根据权利要求1所述的光检测电路，其特征在于，所述第一开关管包括第五PMOS管，所述第二开关管包括第一NMOS管，所述第三开关管包括所述第二NMOS管；
其中，所述第五PMOS管的栅极连接所述第一开关组的第二端，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极连接所述第一NMOS管的栅极和漏极，以及所述第二NMOS管的栅极，所述第一NMOS管的源极连接地，所述第二NMOS管的漏极连接所述第二开关组的第二端，所述第二NMOS管的源极连接地。
6.根据权利要求1所述的光检测电路，其特征在于，所述第二开关组包括第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管；
其中，所述第六PMOS管的源极为所述第二开关组的第一端，所述第六PMOS管的漏极连接所述第七PMOS管的源极，所述第七PMOS管的漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第九PMOS管的源极，所述第九PMOS管的漏极作为所述第二开关组的第二端；所述第六PMOS管的栅极、所述第七PMOS管的栅极、所述第八PMOS管的栅极和所述第九PMOS管的栅极连接地。
7.根据权利要求1所述的光检测电路，其特征在于，所述运放缓冲器包括第三NMOS管、第四NMOS管、第五NMOS管、第十PMOS管和第十一PMOS管；
其中，所述第四NMOS管的栅极为所述运放缓冲器的输入端，所述第四NMOS管的漏极连接第十PMOS管的漏极和栅极，以及所述第十一PMOS管的栅极，所述第十PMOS管的源极和所述第十一PMOS管的源极连接电源电压，所述第十一PMOS管的漏极连接所述第五NMOS管的漏极和栅极，并作为所述运放缓冲器的输出端；
所述第四NMOS管的源极和所述第五NMOS管的源极连接所述第三NMOS管的漏极，所述第三NMOS管的栅极连接所述第三开关管的控制端，所述第三NMOS管的源极连接地。
8.根据权利要求1所述的光检测电路，其特征在于，所述感光电路包括至少一个并联的光电二极管。
9.一种芯片电路，其特征在于，包括：芯片，以及如权利要求1至8任一项所述的光检测电路。
10.一种光检测方法，其特征在于，用于如权利要求1至8任一项所述的光检测电路中；所述方法包括：
监测所述光检测电路的输出电压是否小于预设阈值；
如果是，则确定出所述光检测电路检测出光照。