一种光检测电路及光检测方法与流程

本发明涉及电子技术领域，尤其是涉及一种光检测电路及光检测方法。

背景技术：

随着芯片的应用越来越广泛，用户将很多重要信息放入各种芯片中，例如银行卡芯片、手机SIM卡、社保卡等等，因此芯片的安全问题也愈发重要。

目前，芯片存在一定的安全隐患：攻击者为了不破坏芯片的外界封装，借助于先进的半导体测试设备探测芯片的内部连线，从而干扰芯片的正常工作，达到窃取芯片上信息的目的。

发明人发现，攻击者在借助于半导体测试设备探测芯片的内部连线时，通常会都芯片进行照射，因此通过光检测电路检测有无光照的发生，从而解决上述安全隐患，提高安全性。因此，如何提高一种光检测电路对光照进行检测，是目前亟待解决的技术问题。

技术实现要素：

本发明解决的技术问题在于提供一种光检测电路及光检测方法，已实现对光照进行检测。

为此，本发明解决技术问题的技术方案是：

本发明提供了一种光检测电路，包括：第一开关组、第二开关组、感光电路、第一开关管、第二开关管、第三开关管以及运放缓冲器；

其中，所述第一开关组包括至少两个串联的开关管，所述第一开关组中各个开关管的控制端连接地，所述第一开关组的第一端连接电源电压，第二端连接感光电路的负极和所述第一开关管的控制端，所述感光电路的正极连接地；

所述第一开关管的第一导通端连接电源电压，第二导通端连接所述第二开关管的第一导通端、所述第二开关管的控制端和所述第三开关管的控制端，所述第二开关管的第二导通端连接地；

所述第二开关组包括至少两个串联的开关管，所述第二开关组中各个开关管的控制端连接地，所述第二开关组的第一端连接电源电压，第二端连接所述第三开关管的第一导通端和所述运放缓冲器的输入端，所述第三开关管的第二导通端连接地，所述运放缓冲器的输出端为所述光检测电路的输出端。

可选的，还包括：第四开关管；

其中，所述第四开关管串联在第一开关组的第二端和所述感光电路的正极之间，所述第四开关管的控制端用于输入控制电压，所述控制电压用于控制所述光检测电路的开关状态。

可选的，所述第一开关组包括第一PMOS管、第二PMOS管和第三PMOS管；

其中，所述第一PMOS管的源极为所述第一开关组的第一端，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第三PMOS管的源极，所述第三PMOS管的漏极作为所述第一开关组的第二端；所述第一PMOS管的栅极、所述第二PMOS管的栅极和所述第三PMOS管的栅极连接地。

可选的，所述第四开关管包括第四PMOS管；

其中，所述第四PMOS管的源极连接所述第一开关组的第二端，所述第四PMOS管的漏极连接所述感光电路的正极，所述第四PMOS管的栅极用于输入所述控制电压。

可选的，所述第一开关管包括第五PMOS管，所述第二开关管包括第一NMOS管，所述第三开关管包括所述第二NMOS管；

其中，所述第五PMOS管的栅极连接所述第一开关组的第二端，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极连接所述第一NMOS管的栅极和漏极，以及所述第二NMOS管的栅极，所述第一NMOS管的源极连接地，所述第二NMOS管的漏极连接所述第二开关组的第二端，所述第二NMOS管的源极连接地。

可选的，所述第二开关组包括第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管；

其中，所述第六PMOS管的源极为所述第二开关组的第一端，所述第六PMOS管的漏极连接所述第七PMOS管的源极，所述第七PMOS管的漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第九PMOS管的源极，所述第九PMOS管的漏极作为所述第二开关组的第二端；所述第六PMOS管的栅极、所述第七PMOS管的栅极、所述第八PMOS管的栅极和所述第九PMOS管的栅极连接地。

可选的，所述运放缓冲器包括第三NMOS管、第四NMOS管、第五NMOS管、第十PMOS管和第十一PMOS管；

其中，所述第四NMOS管的栅极为所述运放缓冲器的输入端，所述第四NMOS管的漏极连接第十PMOS管的漏极和栅极，以及所述第十一PMOS管的栅极，所述第十PMOS管的源极和所述第十一PMOS管的源极连接电源电压，所述第十一PMOS管的漏极连接所述第五NMOS管的漏极和栅极，并作为所述运放缓冲器的输出端；

所述第四NMOS管的源极和所述第五NMOS管的源极连接所述第三NMOS管的漏极，所述第三NMOS管的栅极连接所述第三开关管的控制端，所述第三NMOS管的源极连接地。

可选的，所述感光电路包括至少一个并联的光电二极管。

本发明还提供了一种芯片电路，包括：芯片，以及上述任一光检测电路。

本发明还提供了一种光检测方法，用于上述任一光检测电路中；所述方法包括：

监测所述光检测电路的输出电压是否小于预设阈值；

如果是，则确定出所述光检测电路检测出光照。

通过上述技术方案可知，本发明实施例的光检测电路包括:第一开关组、第二开关组、感光电路、第一开关管、第二开关管、第三开关管以及运放缓冲器；其中，所述第一开关组包括至少两个串联的开关管，所述第一开关组中各个开关管的控制端连接地，所述第一开关组的第一端连接电源电压，第二端连接感光电路的负极和所述第一开关管的控制端，所述感光电路的正极连接地；所述第一开关管的第一导通端连接电源电压，第二导通端连接所述第二开关管的第一导通端、所述第二开关管的控制端和所述第三开关管的控制端，所述第二开关管的第二导通端连接地；所述第二开关组包括至少两个串联的开关管，所述第二开关组中各个开关管的控制端连接地，所述第二开关组的第一端连接电源电压，第二端连接所述第三开关管的第一导通端和所述运放缓冲器的输入端，所述第三开关管的第二导通端连接地，所述运放缓冲器的输出端为所述光检测电路的输出端。可见，本发明实施例提供了一种能够对光照进行检测的光检测电路，并且电路结构简单，成本低，检测效果较好。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的光检测电路的一种实施例的结构示意图；

图2为本发明实施例提供的仿真结果的示意图；

图3为本发明实施例提供的光检测电路的另一种实施例的结构示意图；

图4为本发明实施例提供的芯片电路的一种实施例的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

请参阅图1，本发明提供了光检测电路的一种实施例的结构示意图。本实施例的光检测电路包括第一开关组101、第二开关组102、感光电路103、第一开关管104、第二开关管105、第三开关管106以及运放缓冲器107。

其中，第一开关组101包括至少两个串联的开关管，第一开关组101中各个开关管的控制端连接地agnd，第一开关组101的第一端连接电源电压avdd，第一开关组101的第二端连接感光电路103的负极和第一开关管104的控制端，感光电路103的正极连接地agnd。

第一开关管104的第一导通端连接电源电压avdd，第一开关管104的第二导通端连接第二开关管105的第一导通端、第二开关管105的控制端和第三开关管106的控制端，第二开关管105的第二导通端连接地agnd；

第二开关组102包括至少两个串联的开关管，第二开关组102中各个开关管的控制端连接地，第二开关组102的第一端连接电源电压avdd，第二开关组102的第二端连接第三开关管106的第一导通端和运放缓冲器107的输入端，第三开关管106的第二导通端连接地agnd，运放缓冲器107的输出端为所述光检测电路的输出端。

通过上述技术方案可知，本发明实施例中的光检测电路包括第一开关组101、第二开关组102、感光电路103、第一开关管104、第二开关管105、第三开关管106以及运放缓冲器107。其中，第一开关组101包括至少两个串联的开关管，第一开关组101中各个开关管的控制端连接地agnd，第一开关组101的第一端连接电源电压avdd，第一开关组101的第二端连接感光电路103的负极和第一开关管104的控制端，感光电路103的正极连接地agnd。第一开关管104的第一导通端连接电源电压avdd，第一开关管104的第二导通端连接第二开关管105的第一导通端、第二开关管105的控制端和第三开关管106的控制端，第二开关管105的第二导通端连接地agnd；第二开关组102包括至少两个串联的开关管，第二开关组102中各个开关管的控制端连接地，第二开关组102的第一端连接电源电压avdd，第二开关组102的第二端连接第三开关管106的第一导通端和运放缓冲器107的输入端，第三开关管106的第二导通端连接地agnd，运放缓冲器107的输出端为所述光检测电路的输出端。

可见，本发明实施例提供了一种能够对光照进行检测的光检测电路，具体地，当光检测电路的输出端的电压小于预设阈值时(例如为低电平时)，则表示光检测电路检测到光照。并且本发明实施例的光检测电路不仅电路结构简单，成本低，而且检测效果较好。

本发明实施例具体可以用于芯片电路中，当光检测电路检测到光照时，说明芯片上的信息可能被窃取，因此可以采取相应的保护措施，例如报警、自毁部分电路等，从而提高安全性。

在本发明实施例中，开关管可以是三极管、IGBT管、MOS管等具有开关功能的电子器件。开关管具有两个导通端和一个控制端，例如开关管具体为MOS管时，导通端指的是MOS管的源极和漏极，控制端指的是MOS管的栅极。

可选的，如图2所示，本发明实施例的光检测电路还包括：第四开关管108。其中第四开关管108用于对光检测电路起到开关的作用。具体地，第四开关管108串联在第一开关组101的第二端和感光电路103的正极之间，第四开关管108的控制端用于输入控制电压pd，控制电压pd用于控制所述光检测电路的开关状态，例如，控制电压p为低电平时，第四开关管108导通，光检测电路处于正常工作状态，控制电压p为高电平时，第四开关管108关断，光检测电路处于关断状态。

下面对本发明实施例的光检测电路的工作原理进行详细说明。

本发明实施例中，第一开关组包括串联的多个开关管，例如多个MOS串联，能够起到电阻的功能。第二开关管105的控制端和第一导通端连接到一起，这样可以确保第二开关管105与第三开关管106具有相同的导通电压(例如，第二开关管105与第三开关管106均为MOS管时，具有相同的漏源电压)，为第三开关管106的控制端提供偏置电流，并且同时连接到第一开关管104的第一导通端。第二开关组包括串联的多个开关管，例如多个MOS串联，能够起到电阻的功能。

当电源电压上电到正常状态，当没有光照时，感光电路103只存在暗电流，在这种状态下仍然存在pA量级的微弱电流流向第二开关管105中，第二开关管105处于关断状态，电压Vbn接近于0，参考电压Vref比较大，运放缓冲器的输出电压会跟随着参考电压Vref的变化，因此输出电压Vout也大于预设阈值。当存在光照时，随着光照的增强，流过感光电路的电流也逐渐增加，由于第一开关组101的第二端的电压Vd＝Vavdd-I×R，其中Vavdd为电源电压的电压值，I为流过感光电路103的电流值，R为第一开关组101的电阻值，当I增加时，Vd下降，因此第一开关管104的控制端的电压增加，使得流过第一开关管104的电流增加，从而流过第二开关管105的电流增加，电流镜像作用使得流过第三开关管106的电流增加从而导致参考电压Vref下降，因此输出电压Vout也下降。

仿真实验的结果如图3所示，通过光照的逐渐增强(光电流随之增强)，参考电压Vref在光照增加到一定程度以后从高电平逐渐变为低电平，而运放缓冲器的输出电压Vout则紧随参考电压Vref的变化。可以将输出电压Vout输出到数字模块作为判决处理芯片工作情况的输入信号。电压dio_out可以用于判断光照的照射强度。

在本发明实施例中，第一开关管104的宽长比比较大，具体值需要综合考虑光电流与第二开关组102的阻值来决定。决定参考电压Vref的因素包括第三开关管106的导通电流和第二开关组102的电阻，因此需要设计合理的第三开关管106的宽长比，其中第三开关管106的宽长比大约为第二开关管105管的宽长比的800到1200倍之间。

在一种可选的实施方式中，第一开关组101具体可以包括至少两个串联的NMOS管或者至少两个串联的PMOS管。下面提供第一开关组101的一种具体电路。

如图3所示，第一开关组101包括第一PMOS管Mp1、第二PMOS管Mp2和第三PMOS管Mp3。

其中，第一PMOS管Mp1的源极为第一开关组101的第一端，连接电源电压avdd。第一PMOS管Mp1的漏极连接第二PMOS管Mp2的源极，第二PMOS管Mp2的漏极连接第三PMOS管Mp3的源极，第三PMOS管Mp3的漏极作为第一开关组101的第二端，直接或者间接连接感光电路103的正极；第一PMOS管Mp1的栅极、第二PMOS管Mp2的栅极和第三PMOS管Mp3的栅极连接地agnd。

第四开关管108可以包括第四PMOS管Mp4；其中，第四PMOS管Mp4的源极连接第一开关组101的第二端，第四PMOS管Mp4的漏极连接感光电路103的正极，第四PMOS管Mp4的栅极用于输入所述控制电压。

在一种可选的实施方式中，如图3所示，第一开关管104包括第五PMOS管Mp5，第二开关管105包括第一NMOS管Mn1，第三开关管106包括第二NMOS管Mn2。

其中，第五PMOS管Mp5的栅极连接第一开关组101的第二端，第五PMOS管Mp5的源极连接电源电压avdd，第五PMOS管Mp5的漏极连接第一NMOS管Mn1的栅极和漏极，以及第二NMOS管Mn2的栅极，第一NMOS管Mn1的源极连接地agnd，第二NMOS管Mn2的漏极连接第二开关组102的第二端，第二NMOS管Mn2的源极连接地agnd。

在一种可选的实施方式中，第二开关组102具体可以包括至少两个串联的NMOS管或者至少两个串联的PMOS管。下面提供第二开关组102的一种具体电路。

如图3所示，第二开关组102包括第六PMOS管Mp6、第七PMOS管Mp7、第八PMOS管Mp8和第九PMOS管Mp9。

其中，第六PMOS管Mp6的源极为第二开关组102的第一端，连接电源电压avdd。第六PMOS管Mp6的漏极连接第七PMOS管Mp7的源极，第七PMOS管Mp7的漏极连接第八PMOS管Mp8的源极，第八PMOS管Mp8的漏极连接第九PMOS管Mp9的源极，第九PMOS管Mp9的漏极作为第二开关组102的第二端；第六PMOS管Mp6的栅极、第七PMOS管Mp7的栅极、第八PMOS管Mp8的栅极和第九PMOS管Mp9的栅极连接地agnd。

下面提供运放缓冲器的一种可选的电路。

如图3所示。运放缓冲器107包括第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5、第十PMOS管Mp10和第十一PMOS管Mp11。

其中，第四NMOS管Mn4的栅极为运放缓冲器107的输入端，连接第二开关组的第二端。第四NMOS管Mn4的漏极连接第十PMOS管Mp10的漏极和栅极，以及所述第十一PMOS管Mp11的栅极，第十PMOS管Mp10的源极和第十一PMOS管Mp11的源极连接电源电压avdd，第十一PMOS管Mp11 的漏极连接第五NMOS管Mn5的漏极和栅极，并作为运放缓冲器107的输出端，同时也是光检测电路的输出端。

第四NMOS管Mn4的源极和第五NMOS管Mn5的源极连接第三NMOS管Mn3的漏极，第三NMOS管Mn3的栅极连接第三开关管106的控制端，第三NMOS管Mn3的源极连接地agnd。

可见，第十PMOS管Mp10和第十一PMOS管Mp11为PMOS管电流镜负载，第四NMOS管Mn4和第五NMOS管Mn5为运放差分对输入，第三NMOS管Mn3为尾电流源。由于尾电流源的电流来自第一NMOS管Mn1管的镜像，所以为了使运放缓冲器正常工作，在电路参数设计中需要使第三NMOS管Mn3的宽长比远大于第一NMOS管Mn1的宽长比,第三NMOS管Mn3的宽长比与第一NMOS管Mn1的宽长比的比值，大约在30到50倍之间。一方面为了使运放缓冲器在感光电路103在暗电流状态下能够正常工作，同时也为了在该条件下增加运放缓冲器对数字输出驱动能力，防止误判。

可选的，感光电路103包括至少一个并联的光电二极管，例如图3所示，包括并联的光电二极管D1、D2和D3。

如图4所示，本发明实施例还提供了一种芯片电路，包括：芯片以及本发明任一种实施例提供的光检测电路。光检测电路检测到光照时，可以通过保护电路采取相应的保护措施，例如报警、自毁芯片的部分电路等。

对应上述实施例，本发明还提供了相应的光检测方法的一种实施例，用于本发明任一种实施例提供的光检测电路中。所述方法包括：

监测所述光检测电路的输出电压是否小于预设阈值；

如果是，则确定出所述光检测电路检测出光照。本发明实施例中在检测出光照时，还可以检测光照的照射强度。

可选的，如果否，则确定出所述光检测电路没有检测出光照。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述方法实施例中的对应过程，，可以参考前述光检测电路的具体工作过程，在此不再赘述。

以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。