一种基于fpga的新型元器件测试方法
【技术领域】
[0001]本发明涉及元器件测试验证技术领域，特别涉及一种基于FPGA的测试系统及方法。
[0002]
【背景技术】
[0003]在当前需求元器件自主保障的形势下，有大批量的自主研发新型元器件急需应用于航天领域。元器件测试验证为新型元器件在航天产品中的应用提供可靠性验证和保障，是新型元器件应用的重要前提。
[0004]目前，元器件测试验证工作主要是面向特定被测器件设计专用测试验证设备，开发专用测试软件，并开展各项试验考核。暂时还没有可通过软件配置的通用测试方法，这样就会导致元器件测试成本过高、验证周期过长等缺点。因此设计一种可配置的通用测试方法对于我国航天产业具有重大意义。
[0005]
【发明内容】
[0006]本发明针对现有技术存在的上述不足，提供了一种基于FPGA的测试系统。本发明通过以下技术方案实现:
一种基于FPGA的测试系统，包括调试设备以及测试板，调试设备连接测试板进行数据通信；
测试板包括:
中心控制单元；
通信接口电路，连接调试设备与中心控制单元；
驱动接口电路，连接中心控制单元与被测器件；
其中，中心控制单元包括:
命令解析模块，通过通信接口电路连接调试设备，用以解析控制指令并且发送对应的控制信号；
处理器模块，连接命令解析模块，以中断方式接受控制信号，发出对应的驱动信号；
控制驱动模块，连接处理器模块并通过驱动接口电路连接被测器件，接受驱动信号并驱动被测元器件进行测试，同时采集被测器件的测试数据；
通讯模块，通过通信接口电路连接调试设备，接受调试设备的测试设置并且发送测试数据至调试设备。
[0007]较佳的，通信接口电路至少包含RS422差分通信接口和RS232串行通信接口，用以测试板与调试设备的通信。
[0008]较佳的，驱动接口电路至少包含模拟量采集驱动接口、OC信号驱动接口、数模转换驱动接口、CMOS/TTL逻辑电平驱动接口。
[0009]本发明另提供一种基于FPGA的测试方法，通过以下技术方案实现:
一种基于FPGA的测试方法，提供上述的基于FPGA的测试系统，执行步骤:
51、调试设备通过通信接口电路发送测试配置数据至测试板，测试板上中心控制单元接收测试配置数据进行初始化，包括初始化控制驱动模块；
52、调试设备通过通信接口电路发送控制指令至测试板，测试板上的中心控制单元接收测试指令，输出驱动控制信号至被测器件以及采集被测器件输出的测试数据；
53、测试板将测试数据通过通信接口发送至调试设备进行测试判读。
[0010]本发明满足不同元器件的测试验证需求，取得了如下有益效果:
1、测试方法通用性，可以通过软件配置实现对不同元器件的测试验证；
2、测试验证周期短，利用通用的测试方法可以缩短新型元器件的测试验证系统开发周期；
3、测试系统集成度高，利用FPGA进行设计开发，提高系统集成度高，可以有效降低元器件验证成本。
[0011]
【附图说明】
[0012]图1所示的本发明实施例的结构示意框图；
图2是本发明实施例的测试板结构示意框图；
图3是本发明实施例的中心控制单元结构示意框图。
[0013]
【具体实施方式】
[0014]以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0015]为了便于对本发明实施例的理解，下面将结合附图以具体实施例为例作进一步的解释说明，且各个实施例不构成对本发明实施例的限定。
[0016]如图1所示，本发明提供了一种基于FPGA的测试系统，包括调试设备I以及测试板2，调试设备I即计算机，用于实现与测试板2的数据通讯；测试板2用于测试方法的实现；通过调试设备I与测试板2的数据通讯实现测试方法的软件可配置性。调试设备I还接收测试板2采集到的被测器件3的测试数据，对测试数据进行判读，显示被测器件3的验证信息。被测器件3不局限于某一种器件，可以是多种不同类型的器件，通过测试模式的设置进行测试。
[0017]如图2所示，测试板包括:利用FPGA实现测试的中心控制单元21、通信接口电路
221、222以及驱动接口电路23。
[0018]测试板2的通信接口电路至少包含RS422差分通信接口和RS232串行通信接口。用于实现测试板于调试设备的控制指令和测试配置、测试数据的通信。
[0019]测试板2的驱动接口电路23至少包含模拟量采集驱动接口、OC信号驱动接口、数模转换驱动接口、CMOS/TTL逻辑电平驱动接口。本发明中的驱动接口电路23设计包含了目前主流信号处理类元器件的测试接口，对于所述接口电路以外的测试接口只需修改中心控制单元21中控制驱动模块的设计。
[0020]如图3所示，中心控制单元包括:命令解析模块42、处理器模块41、控制驱动模块44以及通讯模块43。命令解析模块42接收从调试设备I发出的控制指令，解析控制指令并且发送对应的控制信号去处理器模块41。处理器模块41以中断方式接受命令解析模块42送出的控制信号，执行来自命令解析模块42的命令并驱动相应被测器件的控制驱动模块44。被测器件的控制驱动模块44接受处理器模块41的控制信号，并输出控制信号至被测器件，驱动被测元器件进行测试，采集测试数据。包括控制被测器件初始化、工作、停止、复位等操作。对于新类型的元器件，只需重新编写相应的控制器，其它部分都可以重复利用，具有通用性的效果。通讯模块43用于测试板与调试设备的数据通讯，接受调试设备的测试模式设置并且将测试数据发送到调试设备。
[0021]本发明实施例中的测试流程如下:
首先，调试设备通过通信接口电路发送测试配置数据至测试板，测试板上FPGA的中心控制单元接收测试配置数据进行初始化包括初始化被测器件的控制驱动模块。然后，调试设备通过通信接口电路发送控制指令至测试板，测试板上FPGA的中心控制单元接收控制指令，驱动测试流程包括输出控制信号至被测器件以及接收采集被测器件输出的测试数据。最后，测试板将测试数据通过通信接口电路发送至调试设备进行测试判读。实现了测试板的通用性及集成性；解决了新型元器件验证方案设计时间长、专项验证成本高等缺点；取得了高效、低成本验证新型元器件的效果。
[0022]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种基于FPGA的测试系统，其特征在于，包括调试设备以及测试板，所述调试设备连接所述测试板进行数据通信； 所述测试板包括: 中心控制单元； 通信接口电路，连接所述调试设备与所述中心控制单元； 驱动接口电路，连接所述中心控制单元与被测器件； 其中，所述中心控制单元包括: 命令解析模块，通过所述通信接口电路连接所述调试设备，用以解析控制指令并且发送对应的控制信号； 处理器模块，连接所述命令解析模块，以中断方式接受所述控制信号，发出对应的驱动信号; 控制驱动模块，连接所述处理器模块并通过所述驱动接口电路连接被测器件，接受所述驱动信号并驱动被测元器件进行测试，同时采集被测器件的测试数据； 通讯模块，通过所述通信接口电路连接所述调试设备，接受所述调试设备的测试设置并且发送所述测试数据至所述调试设备。
2.根据权利要求1所述的基于FPGA的测试系统，其特征在于，所述通信接口电路至少包含RS422差分通信接口和RS232串行通信接口，用以所述测试板与所述调试设备的通信。
3.根据权利要求1所述的基于FPGA的测试系统，其特征在于，所述驱动接口电路至少包含模拟量采集驱动接口、OC信号驱动接口、数模转换驱动接口、CM0S/TTL逻辑电平驱动接口。
4.一种基于FPGA的测试方法，其特征在于，提供如权利要求1所述的基于FPGA的测试系统，执彳T步骤: . 51、调试设备通过通信接口电路发送测试配置数据至测试板，测试板上中心控制单元接收测试配置数据进行初始化，包括初始化控制驱动模块； . 52、调试设备通过通信接口电路发送控制指令至测试板，测试板上的中心控制单元接收测试指令，输出驱动控制信号至被测器件以及采集被测器件输出的测试数据； .53、测试板将测试数据通过通信接口发送至调试设备进行测试判读。
【专利摘要】本发明公开了一种基于FPGA的测试系统及方法，调试设备通过通信接口电路发送测试配置数据至测试板，测试板上FPGA的中心控制单元接收测试配置数据进行初始化包括初始化被测器件的控制驱动模块。然后，调试设备通过通信接口电路发送控制指令至测试板，测试板上FPGA的中心控制单元接收控制指令，驱动测试流程包括输出控制信号至被测器件以及接收采集被测器件输出的测试数据。
【IPC分类】G01R31-00
【公开号】CN104730395
【申请号】CN201510157385
【发明人】顾东梁, 李超, 王茂森, 沈霞宏, 张旭光, 范宇飞
【申请人】上海航天测控通信研究所
【公开日】2015年6月24日
【申请日】2015年4月3日