一种fpga的测试装置的制造方法
【技术领域】
[0001]本发明涉及电子技术领域，特别涉及一种FPGA的测试装置。
【背景技术】
[0002]随着电子技术的快速发展，FPGA(Field — Programmable Gate Array，现场可编程门阵列)作为通信和IC领域中必不可少的逻辑与验证工具，得到了越来越广泛的应用。随着FPGA使用越来越多，如何确定FPGA是否发生故障变得越来越重要。
[0003]现有技术中，对FPGA的测试主要是通过专业技术人员通过专业的测试工具进行的，一般是FPGA在出厂前，厂家进行测试。现有技术中，需要针对待测的FPGA搭建专门的测试电路，使用专门的测试软件进行测试，测试过程比较复杂。
【发明内容】
[0004]有鉴于此，本发明提供了一种FPGA的测试装置，能够使得测试FPGA的过程比较简单。
[0005]本发明提供了一种FPGA的测试装置，包括:
[0006]控制模块、测试FPGA、被测FPGA、存储单元；
[0007]所述控制模块与所述存储单元相连，用于向所述存储单元发送测试指令；
[0008]所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连；
[0009]所述测试FPGA，用于从所述存储单元中读取所述测试指令，根据所述测试指令对所述被测FPGA进行测试。
[0010]进一步地，所述控制模块，还用于向所述存储单元发送测试数据；
[0011]所述测试FPGA，用于从所述存储单元中读取所述测试数据，根据所述测试指令和所述测试数据对所述被测FPGA进行测试。
[0012]进一步地，所述存储单元，包括:第一 R0M、第二 ROM ；
[0013]所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连，包括:
[0014]所述控制模块分别与所述第一 R0M、所述第二 ROM相连，所述测试FPGA分别与所述第一 R0M、所述第二 ROM相连；
[0015]所述控制模块，用于向所述第一 ROM发送测试数据，向所述第二 ROM发送测试指令；
[0016]所述测试FPGA，用于从所述第一 ROM中读取所述测试数据，从所述第二 ROM中读取所述测试指令，将所述测试数据烧写入所述被测FPGA中，根据所述测试数据和所述测试指令对所述被测FPGA进行测试。
[0017]进一步地，还包括:第一测试指示灯；
[0018]所述第一测试指示灯与所述被测FPGA的1引脚相连；
[0019]所述测试指令包括:上电测试指令；
[0020]所述测试FPGA，用于根据所述上电测试指令，对所述被测FPGA进行上电；
[0021]所述被测FPGA，用于根据所述测试FPGA的控制进行上电后，向与所述第一测试指示灯相连的1引脚输出电平信号，控制所述第一测试指示灯的亮灭。
[0022]进一步地，还包括:至少一个第二测试指示灯；
[0023]每个第二测试指示灯分别与所述被测FPGA的不同1引脚相连；
[0024]所述测试FPGA的1引脚与所述被测FPGA的工作模式配置引脚相连；
[0025]所述测试指令包括:工作模式测试指令；
[0026]所述测试FPGA，用于根据所述工作模式测试指令，通过测试FPGA的1引脚向所述被测FPGA的工作模式配置引脚输出电平信号，实现对所述被测FPGA的工作模式的配置；
[0027]所述被测FPGA，用于在当前工作模式下，对所述测试数据进行处理，向与所述第二测试指示灯相连的1引脚输出电平信号，控制所述第二测试指示灯的亮灭。
[0028]进一步地，还包括:至少一个第三测试指示灯；
[0029]每个第三测试指示灯分别与所述被测FPGA的不同1引脚相连；
[0030]所述测试指令包括:逻辑测试指令；
[0031]所述测试FPGA，用于根据所述逻辑测试指令，对所述被测FPGA的逻辑单元阵列进行配置；
[0032]所述被测FPGA，用于在当前逻辑单元阵列的配置下，处理所述测试数据，向与所述第三测试指示灯相连的1引脚输出电平信号，控制所述第三测试指示灯的亮灭。
[0033]进一步地，还包括:第一 RAM，第二 RAM、第三ROM ；
[0034]所述第一 RAM和所述第二 RAM均与所述测试FPGA相连，将所述第三ROM分别与所述测试FPGA和所述控制模块相连；
[0035]所述测试指令还包括:bRAM测试指令；
[0036]所述测试FPGA，用于根据所述bRAM测试指令，将所述测试数据存储到所述第一RAM中，并将所述测试数据烧写到所述被测FPGA的bRAM中，烧写完成后，从bRAM中读取对比数据，将所述对比数据存储到所述第二 RAM中，将所述第一 RAM中的所述测试数据和所述对比数据存储到所述第三ROM中；
[0037]所述控制模块，用于从所述第三ROM中获取所述第一 ROM中的所述测试数据和所述对比数据，对比所述测试数据和所述对比数据，如果二者相同，则确定所述bRAM正常，如果二者不相同，则确定所述bRAM故障。
[0038]进一步地，还包括:引脚检测模块，与所述被测FPGA的至少一个1引脚相连，用于检测相连的1引脚的电平信号，根据所述电平信号确定所述被测FPGA是否故障。
[0039]进一步地，所述控制模块包括:PC机，所述PC机通过Jtag接口与所述存储单元相连。
[0040]进一步地，所述测试FPGA与所述被测FPGA的Jtag引脚相连。
[0041]进一步地，还包括:工作模式选择模块，分别与所述存储单元和被测FPGA相连，用于设置所述被测FPGA的工作模式。
[0042]进一步地，还包括:底座，所述被测FPGA插在所述底座上，所述被测FPGA的引脚与所述底座上对应的底座引脚相连，所述测试FPGA通过底座引脚与对应的被测FPGA的引脚相连。
[0043]本发明提供了一种FPGA的测试装置，通过控制模块可以将测试指令发送到存储单元，测试FPGA获取存储单元中的测试指令对被测FPGA进行测试，适用于各种FPGA的测试，无需针对不同的FPGA搭建专门的电路，通过测试指令即可实现测试，无需专门的测试软件，整个测试过程比较简单。
【附图说明】
[0044]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0045]图1是本发明一实施例提供的一种FPGA的测试装置的示意图；
[0046]图2是本发明一实施例提供的另一种FPGA的测试装置的示意图。
【具体实施方式】
[0047]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0048]如图1所示，本发明实施例提供了一种FPGA的测试装置，该装置包括:
[0049]控制模块101、测试FPGA 102、被测FPGA 103、存储单元104 ；
[0050]所述控制模块101与所述存储单元104相连，用于向所述存储单元104发送测试指令；
[0051]所述测试FPGA 102与所述存储单元104相连，所述测试FPGA 102与所述被测FPGA 103 相连；
[0052]所述测试FPGA 102，用于从所述存储单元104中读取所述测试指令，根据所述测试指令对所述被测FPGA 103进行测试。
[0053]通过本发明实施例提供的一种FPGA的测试装置，通过控制模块可以将测试指令发送到存储单元，测试FPGA获取存储单元中的测试指令对被测FPGA进行测试，适用于各种FPGA的测试，无需针对不同的FPGA搭建专门的电路，通过测试指令即可实现测试，无需专门的测试软件，整个测试过程比较简单。
[0054]在有些功能测试时，可能需要被测FPGA处理测试数据进行测试。在一种可能的实现方式中，所述控制模块，还用于向所述存储单元发送测试数据；
[0055]所述测试FPGA，用于从所述存储单元中读取所述测试数据，根据所述测试指令和所述测试数据对所述被测FPGA进行测试。
[0056]在一种可能的实现方式中，所述存储单元，包括:第一 R0M、第二 ROM ;
[0057]所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连，包括:
[0058]所述控制模块分别与所述第一 R0M、所述第二 ROM相连，所述测试FPGA分别与所述第一 R0M、所述第二 ROM相连；
[0059]所述控制模块，用于向所述第一 ROM发送测试数据，向所述第二 ROM发送测试指令；
[0060]所述测试FPGA，用于从所述第一 ROM中读取所述测试数据，从所述第二 ROM中读取所述测试指