品堆栈结构。
[0043]图15绘示所述初样品堆栈结构结合至一半铜环。
[0044]图16绘示部分的样品堆栈结构被移除以形成第一沟渠。
[0045]图17绘示部分的样品堆栈结构被移除以形成第一介孔。
[0046]图18绘示部分的样品堆栈结构被移除以形成第二沟渠。
[0047]图19及图19A绘示部分的样品堆栈结构被移除以形成第二介孔。
[0048]图20A、图20B及图20C分别绘示利用本发明的方法而排除帘幕效应的一 TEM样品案例。
[0049]其中，附图标记说明如下:
[0050]100晶圆
[0051]101芯片组
[0052]103黏着层
[0053]104初样品堆栈结构
[0054]105样品堆栈结构
[0055]109半铜环
[0056]111、121、131 目标层
[0057]112、122、132 基底
[0058]120、130芯片
[0059]128、138肩部
[0060]129、139 底部
[0061]140平台
[0062]141、141， 蜡层
[0063]142垫片
[0064]143切割胶带
[0065]144顶表面
[0066]145第一切割
[0067]146第二切割
[0068]147第三切割
[0069]148第四切割
[0070]150样品薄片
[0071]160薄垫片
[0072]170第一沟渠
[0073]171第一介孔
[0074]180金属垫
[0075]190第二沟渠
[0076]191第二介孔
[0077]WU W2宽度
[0078]L最小尺寸
【具体实施方式】
[0079]本发明提供一种样品堆栈结构以及制备所述样品堆栈结构的方法。此种新颖的方法可完全排除帘幕效应，其是结合背侧蚀刻(backside milling)以及切割(dicing)技术，且未采用样品倾斜、背侧抛光(backside polishing)或抛光/浸渍于酸，因此，所述样品堆栈结构可通过简易的方法达到排除帘幕效应的目的。
[0080]图4至图13绘示一种制备本发明的样品堆栈结构的方法。为了能清楚描述本发明，在部分图式中是以俯视图搭配侧视图呈现。首先，如图4所示，提供晶圆(wafer) 100。晶圆100具有不同的膜层，所述膜层是由不同的材质形成，例如是氧化物、氮化物、金属或半导体材料，如娃(Si)或掺杂娃。
[0081]举例来说，晶圆100具有目标层111以及基底112。有时，由不同材料层所组成的晶圆需经过结构分析、为工艺评估的材料定性及故障分析，因此，需自晶圆采集样品片。用于分析或用于评估的目标层111是设置在基底112上，然而，如果具有目标层的所述样品片是以公知方式完成，在TEM的观察下可发现其具有帘幕效应的问题。本发明方法的其中一个特征在于以特殊的顺序切割并组合晶圆，以获得可排除帘幕效应的样品结构。
[0082]其次，如图5、图5A和图6所示，切割晶圆100以获得多个芯片(chips)，例如是一个或多个芯片。这些芯片，为简化说明例如图6所示的两芯片120、130，可统称为芯片组101，但芯片组101也可能包含两个以上的芯片。芯片组101内的各芯片都具有目标层111和基底112。
[0083]为获得两单独的芯片，其至少切割晶圆3*2次。所述晶圆可选择性地先被切割2次，再接着切割3次，如图5及图6所示，或者，也可先切割所述晶圆3次再接着切割2次，如图5A及图6所示。所述切割方式可使前后的切割相互平向或垂直，并使两平行的切痕之间维持合适的宽度，如大约0.8公分(cm)至大约I公分。此外，这些切割可通过裂割(cleaving)或切割(dicing)工艺进行。
[0084]然后，如图7及图7A所示，芯片组101的芯片120、130是被设置且固定于平台140上，以利整形成一 TEM样品。图7为一俯视图，其绘示所述芯片组的所述些芯片被设置并固定于平台上，且图7A为一侧视图，其同样绘示所述芯片组的所述些芯片被设置并固定于平台上。
[0085]举例来说，所述平台140包括蜡层141，垫片142以及切割胶带143。蜡层141有助于将芯片组101黏固在平台140的顶表面144上且蜡层141可轻易于后续工艺中通过加热方式去除。垫片142辅助支撑芯片组101黏固在蜡层141，且切割胶带143则可在后续工艺中辅助平台140固定于载体(mounter,未绘示)。所述载体可以是环状框架，例如是富有黏性厚膜的环状框架。
[0086]接着，进一步切割并修整(trimmed)位于平台140上芯片组101中的芯片120、130，以使芯片120、130获得一特殊外观，例如是具有一对肩部的酒瓶轮廓(wine-bottleprofile) ο芯片组101的切割工艺可在芯片组101的修整工艺之前或之后进行。举例来说，如图8及图8A所示，通常是通过切割机先横向切割整个芯片组101的芯片120、130，以减少芯片组101垂直于蜡层141垂直壁的尺寸。较佳地，在第一切割145之后，芯片组101的尺寸可缩小至约1.2毫米(mm)至约3毫米。图8为一俯视图，其绘示所述芯片组被设置并固定于所述平台上，且图8A为一侧视图，其同样绘示所述芯片组被设置并固定于所述平台上。
[0087]其次，如图9所示，通过切割机再次横向切割整个芯片组101的芯片120、130，以减少芯片组101平行于蜡层141垂直壁的尺寸。在第二切割146之后，如图9所示，在平台140的辅助下，芯片组101的另一尺寸将显著缩小。图9为一俯视图，其绘示所述芯片组被设置并固定于所述平台上。
[0088]随后，请参照图10及图1OA所示，续进行第三切割147。第三切割147是紧邻第二切割146并靠近蜡层141的垂直壁横向切割整个芯片组101，以使芯片组101形成一对修整肩部。前述的第一切割145、第二切割146和第三切割147都是形成双切。然而，不同于第一切割145及第二切割146是深切割而致贯穿芯片120、130，较佳是深及至蜡层141、顶表面144或者甚至是深至垫片142，而第三切割147则较佳是浅切割。
[0089]例如，第三切割147可仅仅深入目标层121、131以暴露下方的基底122、132。较佳地，第三切割147不会使底层的蜡层141暴露出。第三切割147可将尺寸缩小至约20微米(μπι)至约40微米。图10为一俯视图，其都绘示所述芯片组被设置并固定于所述平台上，且图1OA为一侧视图，其同样绘示所述芯片组被设置并固定于所述平台上。
[0090]经过以上步骤后，芯片组101已被多次切割而形成一样品薄片(sample dice)和一个薄垫片(dummy dice)。此步骤是不特定地进行，也就是说，芯片120、130的其一可以是样品薄片，而另一个则是薄垫片。所述样品薄片及所述薄垫片分别具有一肩部及一底部。如图11所示，利用热处理移除所述蜡层之后(未绘示)，即分割芯片组101以形成样品薄片150及薄垫片160。样品薄片150及薄垫片160的肩部128、138具有目标层121、目标层131、基底122以及基底132。样品薄片150及薄垫片160的底部129、139则由基底122、132组成。较佳地，第三切割可使各肩部128及肩部138具有O微米至约20微米的尺寸。
[0091]之后，如图12及图12A所示，通过黏着层103将样品薄片150的肩部128结合至薄垫片160的底部139，并通过另一蜡层141’以头对尾(head-to-tail)的方式设置于平台140。S卩，样品薄片150的目标层121是通过黏着层103而结合至薄垫片160的基底132。一方面来说，此种安排可使目标层121夹设于基底122与黏着层103之间。而另一方面，此种安排也使黏着层103夹设于目标层121与薄垫片160之间。目标层121是作为结构分析与材料定性的样品，且其具有复合材料层，所述复合材料层包含半导体材料。黏着层103可以包含不同于錯层141’的有机材料，例如是环氧树脂(epoxy resin)。此时，样品薄片150的其他部分则为多余而需被移除。图12为一俯视图，而图12A为一侧视图。
[0092]因此，如图13和图13A所示，进行第四切割148，通常是利用切割锯切过样品薄片150的肩部128，以沿着样品薄片150的肩部128切除基底122。图13为一俯视图，图13A则为一侧视图。
[0093]不同于前述