07与上述过孔106——对应，各上述顶电极107与上述底电极区域105通过对应的过孔106电连接。这种结构的顶电极107相当于一个大的顶电极107分割成长条状(长方体)或方块(正方体)阵列，增加了检测电极与外界电场的接触面积，进一步提高检测电极11感度。
[0074]由图7、图9或图11所示，检测电极11或者底电极区域105不是严格的长方体或正方体，而是在一面具有一个小突起，小突起利于电荷集中，便于与其他的结构进行电气连接的。这个小突起也可以没有的，本领域技术人员可以根据实际情况设置检测电极或者底电极区域的形状。
[0075]为了进一步保证检测电极11在生产制备中的易制性，如图6、图8、图10与图12所示，本申请优选上述绝缘膜12包括第二绝缘层103与第三绝缘层104，其中，第二绝缘层103设置在上述第一绝缘层102的远离上述基板101的表面上；第三绝缘层104设置于上述第二绝缘层103的远离上述第一绝缘层102的表面上。
[0076]本申请的再一种实施例中，如图10或图12(图10与图12的检测芯片的结构本身不相同，但是，剖面结构图是相同的)所示，上述底电极区域105设置在上述第三绝缘层104中，多个上述过孔106开设于上述第三绝缘层104的远离上述第二绝缘层103的表面上。
[0077]为了保护检测电极11不受外界因素影响，如图6、图8、图10与图12所示，本申请优选上述检测芯片还包括保护层108，该保护层108覆盖各上述顶电极107的裸露表面与上述绝缘膜12的裸露表面。
[0078]上述的每一种检测电极11的结构可以应用到上述不同的检测芯片中。本领域技术人员可以根据具体的情况，将检测芯片中的检测电极11设置为合适的结构。
[0079]该检测装置中检测芯片是集成电路芯片，其制备可以通过集成电路工艺实现，此处就不再赘述了。
[0080]为了使得本领域的技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例对本申请的技术方案进行说明。
[0081 ] 实施例1
[0082]该检测装置中包括一个公共电极100与一个检测芯片。其中，检测芯片中包括检测电极阵列1、复位开关阵列、初始放大器阵列、移位开关阵列、移位控制电路41、扫描位总线
01、增益放大单元与逻辑控制单元。图2的矩形虚线框中仅示出了与一个检测电极11对应的单元电路，检测芯片中一共有多个此类单元电路。
[0083]其中，检测电极阵列I与上述公共电极100相对且间隔设置，上述公共电极100与各上述检测电极阵列I之间的间隔构成待测膜的传输通道，且检测电极阵列I包括等间距一行排列的多个相同检测电极11;图2示出的每个检测电极11对应一个复位开关20、一个初始放大器30、一个移位开关40、移位控制电路41、增益放大单元和逻辑控制单元。移位控制电路41控制各移位开关40依次打开与关断；增益放大单元由增益放大器91、基准电压取样电路92与输出缓冲电路93构成。
[0084]逻辑控制电路的输入引脚有时钟信号CLK引脚(也称CLK引脚)、扫描启动信号FS引脚(也称FS引脚)、第一芯片选择SI引脚(也称SI引脚)与分辨率选择MODE引脚(也称MODE引脚)。其中，SI引脚用于控制上述检测芯片的检测信号输出的启动，当上述检测装置只包括一个上述检测芯片时，SI引脚接高电平，上述检测信号在移位控制电路41的控制下立即输出，当上述检测装置包括多个上述检测芯片，SI引脚接上一检测芯片的SO引脚，第二个检测芯片及以后的检测芯片的检测信号的输出启动均由上一个检测芯片的扫描结束信号控制，即第一个检测芯片的检测信号输出结束后，扫描结束信号引脚上出现一个高电平脉冲给第二个检测芯片的第一芯片选择引脚，第二个检测芯片开始输出检测信号，依次类推，直至所有芯片的检测信号输出完成。MODE引脚为分辨率选择引脚，该引脚高低电平或脉冲输入可以选择检测电极阵列I的工作模式，最高分辨率时所有检测电极11独立工作，低分辨率时相邻检测电极11按规律合并工作，目前该检测芯片的厚度分辨率可达到SOODPIt3CLK信号为时钟输入引脚，由外部给该检测芯片提供时钟信号。逻辑控制电路的输出SO引脚的一个脉冲信号表示一行扫描输出过程完成。
[0085]基准电压取样电路92的取样基准由VREF引脚提供，VREF电压同时也是增益放大器91的第二输入端，作为比较放大的基准，增益放大单元最终经过输出缓冲电路93由输出信号SIG引脚输出。
[0086]该检测装置一行扫描工作时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(扫描启动信号)，即可启动检测芯片工作，电极脉冲信号为低电平，且复位信号(Sr信号)为高电平时，复位开关阵列接通若干个时钟周期，初始化检测电极阵列I上的电压后断开；电极脉冲信号为高电平，Sr信号为低电平时，检测电极阵列I开始实时检测外界电场变化，当此时纸币通过芯片表面时，纸币厚度的不同会影响对向公共电极100和检测电极阵列I中各检测电极11之间的电场，进而导致各检测电极11上电压的变化，各检测电极11上电压的变化经过对应的初级放大器放大后实时输出，移位控制电路41控制移位开关阵列依次接通，将初级放大器阵列的输出依次输送到扫描位总线01，再经过增益放大器91依次与基准电压进行差分放大，最后，经过输出缓冲电路93输出一行代表纸币厚度的电压值。检测芯片在时钟信号的驱动下高速扫描一行检测电极阵列I上的电压，连续扫描多行即可完成整幅纸币厚度的检测。通过本实例能够实现对纸币厚度的高分辨率检测，且体积小，成本较低。
[0087]实施例2
[0088]检测装置在实施例1的检测装置的基础上。在检测芯片中增加了扫描存储开关阵列、扫描存储电容阵列、扫描位总线钳位开关011，图3的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，与图2比较，该电路仅增加了一个扫描存储开关50、一个扫描存储电容60与扫描位总线钳位开关011，该检测芯片中一共有多个此类单元电路;在读取每个扫描存储电容60前，扫描位总线钳位开关011接通，将扫描位总线01的电压钳位到Vc，Vc和基准电压引VREF脚等电位。
[0089]该检测装置一行扫描工作的时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(即扫描启动信号)启动检测芯片工作，电极脉冲信号为低电平时，复位信号(Sr信号)为高电平时，各复位开关20接通若干个时钟信号周期，初始对应化各检测电极11上的电压后断开；电极脉冲信号为高电平，Sr信号为低电平，扫描开关信号为高电平时，各检测电极11开始实时检测外界电场变化，各检测电极11上的检测电压实时由对应的初始放大器30阵列放大;若干时钟信号周期后，扫描开关信号(St信号)控制扫描存储开关阵列接通，将初始放大器30阵列放大的电压存储到对应的扫描存储电容60中，然后，St信号控制扫描存储开关50关断。移位控制电路41控制各移位开关40依次接通，将扫描存储电容60上的电压依次输送到扫描位总线01，扫描位总线01上的电压经过增益放大器91与基准电压依次进行差分放大，最后经过输出缓冲电路93输出一行电压信号。此实施例采用扫描存储电容阵列，将检测芯片一行检测电压同时存储后再依次读出，避免了边扫描边读取方式产生的偏差，且在每次读取扫描电容电压前，钳位开关信号(Sc信号)控制扫描位总线钳位开关011接通，使得扫描位总线01被钳位到Vc，减小了位总线寄生电容造成的影响，提高扫描精度。
[0090]实施例3
[0091]与实施例2的检测装置不同的是，检测芯片增加了复位存储开关阵列、复位存储电容阵列、复位位总线02与复位位总线钳位开关021，图4的矩形虚线框中仅示出了与一个检测电极11连接的单元电路，检测芯片中一共有多个此类单元电路;与图3相比，该图中增加了一个第二移位开关43、一个复位存储开关70、一个复位存储电容80、复位位总线02与复位位总线钳位开关021，复位位总线02连接到增益放大器91的第二输入端。复位位总线钳位开关021，用于在读取每一个复位存储电容80前将复位位总线02钳位到Vc，钳位开关信号(Sc信号)控制复位位总线钳位开关021和扫描位总线钳位开关011同时通断。本实施例中的第一移位开关42和第二移位开关43由移位控制电路41同时接通、断开，用于同时将扫描存储电容60的电压和复位存储电容80的电压传送到扫描位总线01和复位位总线02。
[0092]其一行扫描工作时序如下，扫描启动信号FS引脚输入一个时钟周期的高电平脉冲(即扫描启动信号)，即可启动芯片工作，电极脉冲信号为低电平，且Sr信号为高电平，复位开关阵列接通若干个时钟信号周期，初始化对应各检测电极11上的电压，Sd信号控制复位存储开关阵列接通，复位存储电容阵列存储此时各初始放大器30的放大电压，随后复位存储开关70断开，各复位开关20断开。电极脉冲信号为高电平，Sr信号为低电平，St信号为高电平，检测电极阵列I开始实时检测外界电场变化，各检测电极11上的检测电压实时由初始放大器30阵列放大;若干时钟脉冲信号后，扫描存储开关阵列接通，将各初始放大器30此时放大的电压一同存储到对应的各扫描存储电容60中，扫描存储开关阵列关断。
[0093]此时扫描存储电容阵列存储电极脉冲信号为高电平时，初始放大器30阵列输出的扫描电压，复位存储电容阵列存储电极脉冲信号为低电平时，电初始放大器30阵列输出的复位电压。移位控制电路41控制移位开关阵列依次接通，依次将扫描存储电容60上的电压和复位存储电容80上的电压同时输送到扫描位总线01和复位位总线02上;在每对移位开关40接通前，可由逻辑控制电路控制Sc信号，进而控制钳位开关接通，将扫描位总线01和复位位总线02电压同时钳位到Vc。扫描位总线01上的电压与复位位总线02上的电压经过增益放大器91依次进行差分放大，最后，经输出缓冲电路93输出一行电压信号。
[0094]此实施例采用复位存储电容阵列，各单元电路存储复位状态下初始放大器30电压，在后续增益放大时，各单元电路的扫描存储电容60电压减去复位存储电容80电压后进行放大，消除了各单元电路之间的离散性，进一步提高厚度检测。
[0095]从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果:
[0096]本申请的检测装置将检测电极阵列、复位单元、初始放大单元、移位控制单元、扫描位总线与逻辑控制单元集成在一个检测芯片上，使得膜厚的检测装置体积较