位置测控装置制造方法
【专利摘要】本实用新型提出了一种位置测控装置，包括：传感器通信接口；通过传感器通信接口与多个传感器和/或光栅尺同时通信的通信模块；用于通过通信模块与多个传感器和/或光栅尺同时通信的第一控制子模块，并且第一控制子模块根据多个传感器和/或光栅尺的采样信号生成脉冲信号；用于获取第一控制子模块的脉冲信号并与上位机进行通信的第二控制子模块。该位置测控装置通过第一控制子模块高同步、高精度、高速度地采集多个传感器和/或光栅尺的位置数据，并且第二控制子模块通过第一控制子模块获取多个传感器和/或光栅尺的位置数据，并与上位机高速通信，满足了位置测控装置高同步、高精度和高速率的要求。
【专利说明】位置测控装置
【技术领域】
[0001]本实用新型涉及运动控制及测量【技术领域】，特别涉及一种位置测控装置。
【背景技术】
[0002]目前，三维或多维测量的同步精度的要求越来越高，不仅要求运动控制的执行机构例如直线电机和运动控制机构具有高的精密性和高的性能，而且要求传感器具有高的分辨率和高的精度。另外，还要求位置测控装置能够高同步、高速度地采集多个传感器或光栅尺的位置数据，以及具有较短的通信周期。在现有技术中，传统的位置测控装置一般采用MCU (Micro Control Unit,微控制单元)进行通信或脉冲采集。
[0003]现有技术存在的缺点:在现有技术中，由于MCU自带的外设通信接口数量有限且不一定符合传感器的通信协议，此外MCU自带的外设脉冲采集接口数量也有限，一般只有2个接口，因此导致MCU同步传输数据较差，只能顺序执行通信程序，不能很好地满足客户的要求。因此传统的位置测控装置难以满足高同步、高精度和高速率的要求。
实用新型内容
[0004]本实用新型的目的旨在至少在一定程度上解决上述的技术问题。
[0005]为此，本实用新型的目的在于提出一种位置测控装置。该测控装置能高同步、高精度、高速度地采集多个传感器和/或光栅尺的位置数据，并且能与上位机高速通信，满足高同步、高精度和高速率的要求。
[0006]为达到上述目的，本实用新型提出的位置测控装置，包括:与多个传感器和/或光栅尺相连的传感器通信接口 ；通过所述传感器通信接口与所述多个传感器和/或光栅尺同时通信的通信模块，所述通信模块与所述传感器通信接口相连；用于通过所述通信模块与所述多个传感器和/或光栅尺同时通信的第一控制子模块，并且所述第一控制子模块根据所述多个传感器和/或光栅尺的采样信号生成脉冲信号，所述第一控制子模块与所述通信模块相连；以及用于获取所述第一控制子模块的脉冲信号并与上位机进行通信的第二控制子模块，所述第二控制子模块与所述第一控制子模块相连。
[0007]根据本实用新型提出的位置测控装置，通过第一控制子模块高同步、高精度、高速度地采集多个传感器和/或光栅尺的位置数据，并且第二控制子模块通过第一控制子模块获取多个传感器和/或光栅尺的位置数据，并与上位机高速通信，满足高同步、高精度和高速率的要求。
[0008]优选地，所述第一控制子模块可以为FPGA (Field — Programmable Gate Array,现场可编程门阵列)，所述第二控制子模块可以为ARM (Acorn RISC Machine，微处理器)处理器。
[0009]进一步地，所述位置测控装置还包括:与以太网模块相连的以太网接口 ；以及通过所述以太网接口与所述以太网通信的PHY模块，所述第二控制子模块通过所述PHY模块与所述以太网的通信和所述上位机进行通信，所述PHY模块分别与所述以太网接口和所述第二控制子模块相连。
[0010]进一步地，所述位置测控装置还包括:与USB (Universal Serial Bus，通用串行总线)模块相连的USB接口，所述第二控制子模块通过与所述USB接口相连的所述USB模块与所述上位机进行通信，所述USB接口与所述第二控制子模块相连。
[0011]进一步地,所述位置测控装置还包括:与CAN (Controller Area Network,控制器局域网络)总线模块相连的CAN接口，所述第二控制子模块通过与所述CAN接口相连的所述CAN总线模块与所述上位机进行通信，所述CAN接口与所述第二控制子模块相连。
[0012]进一步地，所述位置测控装置还包括:与所述第一控制子模块相连的存储器。
[0013]进一步地，所述位置测控装置还包括:与所述第一控制子模块相连的第一测试接口 ；以及与所述第二控制子模块相连的第二测试接口。
[0014]进一步地，所述位置测控装置还包括:与所述第一控制子模块相连的有源晶振。
[0015]进一步地，所述位置测控装置还包括:与所述第二控制子模块相连的晶振。
[0016]进一步地，所述位置测控装置还包括:与所述第二控制子模块相连的IXD (LiquidCrystal Display,液晶显示器)接口。
[0017]本实用新型附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
【专利附图】
【附图说明】
[0018]本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0019]图1为根据本实用新型一个实施例的位置测控装置的结构示意图；
[0020]图2为根据本实用新型一个具体实施例的位置测控装置的结构示意图；
[0021]图3为根据本实用新型一个实施例的位置测控装置的第一控制子模块的结构示意图；以及
[0022]图4为根据本实用新型一个实施例的位置测控装置的第二控制子模块的结构示意图。
【具体实施方式】
[0023]下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。
[0024]下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0025]在本实用新型的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0026]下面参照附图描述根据本实用新型实施例提出的位置测控装置。
[0027]图1为根据本实用新型一个实施例的位置测控装置的结构示意图。参照图1所示，该位置测控装置包括:传感器通信接口 10、通信模块20、第一控制子模块30和第二控制子模块40。
[0028]其中，传感器通信接口 10与多个传感器和/或光栅尺相连。通信模块20与传感器通信接口 10相连，通信模块20通过传感器通信接口 10与多个传感器和/或光栅尺同时通信。第一控制子模块30与通信模块20相连，第一控制子模块30用于通过通信模块20与多个传感器和/或光栅尺同时通信，并且第一控制子模块30根据多个传感器和/或光栅尺的采样信号生成脉冲信号。第二控制子模块40与第一控制子模块30相连，第二控制子模块40用于获取第一控制子模块30的脉冲信号并与上位机(例如运动控制系统、测量系统等)进行通信。
[0029]进一步地，在本实用新型的一个实施例中，该位置测控装置可使多个传感器和/或光栅尺同时收到命令数据，并同时获取多个传感器和/或光栅尺根据在该时刻该位置的位置数据及其它信息生成的采样信号，即第一控制子模块30获取多个传感器和/或光栅尺的采样信号，达到了高同步获取多个传感器位置和/或光栅尺数据要求。
[0030]优选地，在本实用新型的一个实施例中，通信模块20可以为RS485&26LS32模块。具体地，当通信模块20优选为RS485&26LS32模块时，通信模块20由485芯片、26LS32芯片及外围电路组成，用于实现RS485通信和对正交编码差分脉冲进行电平转换，通信模块20实现多达12路的RS485通道，和多达18路的正交编码差分信号通道，通过传感器接口可实现至少与6个传感器或光栅尺的同时通信，即该位置测控装置通过通信模块20与多个传感器和/或光栅尺进行同时通信，从而实现该位置测控装置同时与多个传感器和/或光栅尺进行通信。
[0031]优选地，在本实用新型的一个实施例中，第一控制子模块30可以为FPGA。具体地，当第一控制子模块30可优选为FPGA时，第一控制子模块30通过通信模块20与多个传感器和/或光栅尺进行通信。其中，第一控制子模块30可将正交编码接口的传感器和/或光栅尺进行位置脉冲计数，也可以与各种通信协议的传感器和/或光栅尺进行通信，以获取传感器和/或光栅尺的采样信号，即读取多个传感器和/或光栅尺的位置数据及其它信息(例如EnDat、BISS、FeaDat, SSI和TAMAGAWA等通信协议)，并且第一控制子模块30根据多个传感器和/或光栅尺的采样信号生成脉冲信号即包含多个传感器和/或光栅尺的位置数据给第二控制子模块40读写，以及执行第二控制子模块40写入的各种命令数据，例如命令多个传感器和/或光栅尺根据在该时刻该位置的位置数据及其它信息生成采样信号。
[0032]优选地，在本实用新型的一个实施例中，第二控制子模块40可以为ARM处理器。具体地，第二控制子模块40可以为ARM处理器，第二控制子模块40用于控制和读写第一控制子模块30的命令及数据，即获取第一控制子模块30的脉冲信号，并与上位机进行实时通信且收发上位机传输的数据。
[0033]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:以太网接口50和PHY模块60。
[0034]其中，太网接口 50与以太网模块相连。PHY模块60分别与以太网接口 50和第二控制子模块40相连，PHY模块60通过以太网接口 50与以太网通信，第二控制子模块40通过PHY模块60与以太网的通信和上位机进行通信，通过以太网接口 50和PHY模块60可实现以太网通信的数据链路层和应用层，从而实现与上位机进行高速实时的通信。
[0035]具体地，在本实用新型的一个具体实施例中，PHY模块60由PHY芯片和外围电路组成，用于实现以太网的物理层协议，PHY模块60的外围电路与普通的以太网基本一样，PHY模块60的外围电路配置了 PHY芯片的一些参数，以使PHY芯片上电后进入通信状态，即第二控制子模块40通过PHY模块60与以太网进行通信，从而实现与上位机进行高速实时的通信。
[0036]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:USB接口 70。
[0037]其中，USB接口 70与第二控制子模块40相连，USB接口 70与USB模块相连。第二控制子模块40通过与USB接口 70相连的USB模块与上位机进行通信，即第二控制子模块40通过USB接口 70与USB模块的通信,也可与PC (Personal Computer,个人计算机)机进行USB高速通信。具体地，在本实用新型的一个具体实施例中，USB接口 70由USB连接器、电阻限流电路和检测电路组成。
[0038]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:CAN接口 80。
[0039]其中，CAN接口 80与第二控制子模块40相连，CAN接口 80与CAN总线模块相连。第二控制子模块40通过与CAN接口 80相连的CAN总线模块与上位机进行通信，即第二控制子模块40通过CAN接口 80与CAN总线模块的通信，可实现高达IMbps的CAN通信。具体地，在本实用新型的一个实施例中，CAN接口 80由CAN连接器、电气驱动芯片及阻抗匹配电路组成。
[0040]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:存储器90。
[0041]其中，存储器90与第一控制子模块30相连。存储器90用于存储第一控制子模块30例如FPGA的数字逻辑、门电路，起到掉电非易失的存储作用，在上电后，第一控制子模块30就将存储在存储器90里的数据分别导入到第一控制子模块30的内部，则第一控制子模块30的内部形成了数字逻辑单元及门电路。
[0042]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:第一测试接口100和第二测试接口 110。
[0043]其中，第一测试接口 100与第一控制子模块30相连，第二测试接口 110与第二控制子模块40相连。优选地，在本实用新型的一个具体实施例中，第一测试接口 100和第二测试接口 110可以为JTAG (Joint Test Action Group,联合测试行动小组)接口，第一测试接口 100用于调试和下载第一控制子模块30软件，第二测试接口 110用于调试和下载第二控制子模块40软件。
[0044]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:有源晶振120。[0045]其中，有源晶振120与第一控制子模块30相连。有源晶振120用于给第一控制子模块30提供时钟。
[0046]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:晶振130。
[0047]其中，晶振130与第二控制子模块40相连。晶振130即时钟震荡源，与第二控制子模块40及外围两个电容构成震荡器提供时钟给第二控制子模块40。
[0048]进一步地，在本实用新型的一个实施例中，该位置测控装置还包括:IXD接口 140。
[0049]其中，IXD接口 140与第二控制子模块40相连。具体地，在本实用新型的一个具体实施例中，IXD接口 140由电气驱动芯片及外围电路组成，用于与IXD显示屏的电气驱动接口相配合连接。即言，该位置测控装置通过IXD接口 140与IXD显示屏通信，实现了 IXD显示的驱动，可同时显示多个传感器例如6个传感器的位置数据，并且显示的传感器的位置数据能达到小数点后5位，从而实现了实时在线显示了多个传感器和/或光栅尺所处的位置。
[0050]具体地，在本实用新型的一个具体实施例中，当第一控制子模块30优选为FPGA时，对第一控制子模块30作详细描述。其中，第一控制子模块30包括:中央逻辑控制模块31、MCU总线接口模块32、数据输入输出缓存模块33、传感器通信模块34、正交解码计数模块35、第一 PLL (Phase Locked Loop，锁相回路或锁相环)模块36和FLASH逻辑模块37。
[0051]具体而言，中央逻辑控制模块31用于控制和协调第一控制子模块30内部的各个模块，并对多个传感器和/或光栅尺的采样信号即通信数据例如多个传感器和/或光栅尺的位置数据及其它信息进行相应的处理生成脉冲信号，控制脉冲信号的收发，根据第二控制子模块40写入的命令选择通信协议、读写及控制传感器通信模块34，或控制和读取正交解码计数模块35，控制将接收到多个传感器和/或光栅尺的采样信号存入输入输出缓存模块33，以及控制输入输出缓存模块33输出数据到MCU总线接口模块32供第二控制子模块40读取即。
[0052]进一步地，MCU总线接口模块32用于第二控制子模块40与第一控制子模块30数据链接及交互，可实现将第二控制子模块40写入的命令数据传送到中央逻辑控制模块31，也可实现第二控制子模块40读取输入输出缓存模块32里的数据，其中，输入输出缓存模块32里的数据为第二控制子模块40根据采样信号生成脉冲信号的数据。
[0053]进一步地，数据输入输出缓存模块33用于存储第一控制子模块30根据采样信号获取的生成的脉冲信号即多个传感器或光栅尺位置数据及其它信息或脉钟计数值。
[0054]进一步地，传感器通信模块34 (包含常用的EnDat、BISS、FeaDat、SSI和TAMAGAWA等通信协议模块)用于与各个通信协议的传感器进行通信，第二控制子模块40通过写入命令数据给第一控制子模块30，第一控制子模块30的中央逻辑控制模块31根据命令数据进行设置，即对对应各种类型的传感器和通信协议参数选择哪种通信协议与对应的传感器进行通信。其中，第一控制子模块30的协议子模块均由硬件描述语言编写并通过软件开发工具综合布局布线，将第一控制子模块30内部的逻辑单元和门电路按功能连接在一起组成。另外，由于采用第一控制子模块30内部的传感器通信模块34，同时选用高精度的绝对式光栅尺，可实现与多个传感器和/或光栅尺实现高速度和高精度的通信。
[0055]进一步地，正交解码计数模块35用于对多个光栅尺发来的正交编码脉冲信号进行解码后计数，即正交解码计数模块35上电后计算得到的数据就是传感器所测得的位置数据，也可通过Z信号或中央逻辑控制模块31控制进行脉冲计数清O。另外，该正交解码计数模块35同传感器通信模块34 —样由硬件描述语言描述形成。
[0056]进一步地，因为有源晶振120提供的时钟的频率较低，所以需要第一控制子模块30通过第一 PLL模块36倍频才能满足要求。即第一 PLL模块36用于将有源晶振120提供的时钟倍频至更高的时钟频率以使软核CPU和各个模块运行在高速状态，即第一控制子模块30内的各个模块运行在高速状态。另外，PLL模块36可直接通过调用和设置第一控制子模块30自带的IP来完成。
[0057]进一步地，FLASH逻辑模块37用于完成控制和读写存储器90，FLASH逻辑模块37和存储器90由第一控制子模块30内部的数字逻辑单元和门电路产生输出控制、片选、读写信号和数据信号，FLASH逻辑模块37可通过直接调用和设置第一控制子模块30自带的IP来完成。
[0058]具体地，在本实用新型的一个具体实施例中，当第二控制子模块40优选为ARM处理器时，对第二控制子模块40作详细描述。其中，第二控制子模块40包括:ARM内核CPU41、以太网数据链路模块42、USB模块43、CAN模块44、LCD显示逻辑模块45、并行外部总线模块46、第二 PLL模块47、内部FLASH模块48和内部RAM模块49。
[0059]进一步地，ARM内核CPU41即ARM里面的中央处理单元，ARM内核CPU41执行程序指令运算各种数据及控制第二控制子模块40的各个模块运行，ARM内核CPU41配置ARM寄存器，以处理以太网数据链路模块42、USB模块43和CAN模块44的通信数据并做收发数据操作，写入和控制LCD显示逻辑模块45显示菜单和数据，控制并行外部总线模块46读写外部数据例如读写第一控制子模块30的数据输入输出缓存里的数据，即获取第一控制子模块30的脉冲信号。
[0060]进一步地，以太网数据链路模块42、USB模块43和CAN模块44可用于通过获取第一控制子模块30的脉冲信号传输多个传感器的位置数据及其他信息给上位机进行读取，可适用于高速或低速传输数据的场合。
[0061]进一步地，IXD显示逻辑模块45用于显示菜单和数据。
[0062]进一步地，并行外部总线模块46用于读写外部数据，使用并行外部总线读写第一控制子模块30的数据输入输出缓存里的数据。
[0063]进一步地，第二 PLL模块47用于将晶振30提供的时钟倍频至更高的时钟频率。其中，因为晶振30提供的时钟的频率较低，所以需要第二控制子模块40通过第二PLL模块47倍频才能满足要求。
[0064]进一步地，内部FLASH模块48用于存储第二控制子模块40的指令程序即命令数据。
[0065]进一步地，内部RAM模块49用于存储第二控制子模块40临时变量和寄存器等的数据。
[0066]根据本实用新型实施例提出的位置测控装置，通过第一控制子模块高同步、高精度、高速度地采集多个传感器和/或光栅尺的位置数据，并且第二控制子模块通过第一控制子模块获取多个传感器和/或光栅尺的位置数据，并与上位机进行高速实时的通信，也可与PC机进行USB的点对点通信，可实现IMbps的高可靠的CAN通信，也可与上位机进行高速以太网通信，以及实现IXD显示，满足位置测控装置高同步、高精度和高速率的要求。[0067]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0068]尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同限定。
【权利要求】
1.一种位置测控装置，其特征在于，包括: 与多个传感器和/或光栅尺相连的传感器通信接口； 通过所述传感器通信接口与所述多个传感器和/或光栅尺同时通信的通信模块，所述通信模块与所述传感器通信接口相连； 用于通过所述通信模块与所述多个传感器和/或光栅尺同时通信的第一控制子模块，并且所述第一控制子模块根据所述多个传感器和/或光栅尺的采样信号生成脉冲信号，所述第一控制子模块与所述通信模块相连；以及 用于获取所述第一控制子模块的脉冲信号并与上位机进行通信的第二控制子模块，所述第二控制子模块与所述第一控制子模块相连。
2.如权利要求1所述的位置测控装置，其特征在于，所述第一控制子模块为现场可编程门阵列FPGA，所述第二控制子模块为ARM处理器。
3.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括: 与以太网模块相连的以太网接口 ；以及 通过所述以太网接口与所述以太网通信的PHY模块，所述第二控制子模块通过所述PHY模块与所述以太网的通信和所述上位机进行通信，所述PHY模块分别与所述以太网接口和所述第二控制子模块相连。
4.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括: 与通用串行总线USB模块相连的USB接口，所述第二控制子模块通过与所述USB接口相连的所述USB模块与所述上位机进行通信，所述USB接口与所述第二控制子模块相连。
5.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括: 与控制器局域网络CAN总线模块相连的CAN接口，所述第二控制子模块通过与所述CAN接口相连的所述CAN总线模块与所述上位机进行通信，所述CAN接口与所述第二控制子模块相连。
6.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括: 与所述第一控制子模块相连的存储器。
7.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括: 与所述第一控制子模块相连的第一测试接口 ；以及 与所述第二控制子模块相连的第二测试接口。
8.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括:与所述第一控制子模块相连的有源晶振。
9.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括:与所述第二控制子模块相连的晶振。
10.如权利要求1所述的位置测控装置，其特征在于，所述位置测控装置还包括:与所述第二控制子模块相连的IXD接口。
【文档编号】G05B19/042GK203673293SQ201320891026
【公开日】2014年6月25日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】暨绵浩 申请人:广东美的制冷设备有限公司