一种缩短双电压供电时间差的装置的制造方法
【技术领域】
[0001]本发明涉及一种可以缩短双电压供电时间差的硬件电路，属于电子电路设计领域。
【背景技术】
[0002]在电路板设计过程中，很多高速信号处理芯片(例如:DSP、FPGA等)均需要采用双电压供电，一般外设管脚供电电压为TTL电平电压3.3V，内核供电电压为1.2V,为了使芯片能够正常工作，两个电压之间有效供电时间差需要尽量短，一般在Ius之内，为了满足这一需求，在电源设计方面需要有尽多考虑。
[0003]传统的电路设计为:采用电源控制模块或者采用具备可同时供电的双电源芯片以保证两个电压之间的供电时间差，然而，在电路板可用面积较小的情况下，采用电源控制模块会增加电路板设计负担，采用双电源芯片则缩小了电源芯片可选择范围，并且一般双电源芯片可提供的功率较小，不适合大功率器件。
【发明内容】
[0004]为了克服现有技术的不足，本发明提供一种缩短双电压供电时间差的装置。
[0005]本发明解决其技术问题所采用的技术方案是:在双电压供电芯片的两个供电端之间连接一个稳压二极管，稳压二极管的截止端与电压较大的供电端相连，稳压二极管的另一端与电压较小的供电端相连。
[0006]所述稳压二极管的稳压时长小于lus。
[0007]所述稳压二极管的截止电压为双电压供电芯片的两个供电端的电压之差。
[0008]本发明的有益效果是:既不用增加额外的电源控制模块，使电路设计简单可行，又不受电源芯片选取的限制，尤其在低功耗小型板卡设计过程中，对于降低板卡功耗和节省板卡面积具有显著作用。
【附图说明】
[0009]图1是本发明的结构示意图。
【具体实施方式】
[0010]下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
[0011]假定双电压供电的芯片供电电压分别为U和U，其中U>u，则本发明采用如图1所示的方法，通过稳压二极管将电压U和u相连。
[0012]选取稳压时长特性T小于Ius，截止电压为两电压之差的稳压二极管，如图1所示，将稳压二极管截止端与较大电压U相连，另一端与较小电压u相连，则若两个电源芯片工作正常，当电路板上电时，可以将两个电压之间的供电延迟缩短至T以内。
[0013]本发明的电路设计包括如下两个步骤:
[0014]步骤一:选取稳压时长特性小于lus，截止电压为两电压之差的稳压二极管；
[0015]步骤二:将稳压二极管截止端与双供电电压中较大电压相连，另一端与较小电压相连。
[0016]采用上述方式，既不用增加额外的电源控制模块，使电路设计简单可行，又不受电源芯片选取的限制，尤其在低功耗小型板卡设计过程中，对于降低板卡功耗和节省板卡面积具有显著作用。
【主权项】
1.一种缩短双电压供电时间差的装置，其特征在于:在双电压供电芯片的两个供电端之间连接一个稳压二极管，稳压二极管的截止端与电压较大的供电端相连，稳压二极管的另一端与电压较小的供电端相连。
2.根据权利要求1所述的缩短双电压供电时间差的装置，其特征在于:所述稳压二极管的稳压时长小于lus。
3.根据权利要求1所述的缩短双电压供电时间差的装置，其特征在于:所述稳压二极管的截止电压为双电压供电芯片的两个供电端的电压之差。
【专利摘要】本发明提供了一种缩短双电压供电时间差的装置，在双电压供电芯片的两个供电端之间连接一个稳压二极管，稳压二极管的截止端与电压较大的供电端相连，稳压二极管的另一端与电压较小的供电端相连。本发明既不用增加额外的电源控制模块，使电路设计简单可行，又不受电源芯片选取的限制，尤其在低功耗小型板卡设计过程中，对于降低板卡功耗和节省板卡面积具有显著作用。
【IPC分类】G05F1-56
【公开号】CN104765398
【申请号】CN201510140411
【发明人】寇建辉, 赵晶, 王小峰, 张阿朋, 钟小敏
【申请人】中国电子科技集团公司第二十研究所
【公开日】2015年7月8日
【申请日】2015年3月27日