CPi、第二匪0S晶体管Λ构成第二单 位增益结构，该第二电荷栗CPi的输出端与第二差分运算放大器的正电源连接，这样，第二 电荷栗CPi通过外部时钟CLK将所述第二差分运算放大器A1的正电源电压自举到2倍VDD，使 得作为源极跟随器的第二NM0S晶体管N1的栅极电压即可突破电压源电压VDD的限制而超过 VDD，从而增大输出摆幅；
[0046] 本步骤中，第三差分运算放大器六2、第三电荷栗CP2、第一PM0S晶体管Po构成第三单 位增益结构，该第三电荷栗CP2的输出端与第三差分运算放大器A2的负电源连接，这样，第三 电荷栗CP 2通过外部时钟CLK使第三差分运算放大器的负电源电压低至-VDD，使作为源极跟 随器的第一PM0S晶体管Po的栅极电压即可小于0V，因此，能够进一步增大输出摆幅；
[0047]另外，所述第一PM0S晶体管Po可以有效隔离衬底耦合噪声，从而提高建立精度;假 设第三差分运算放大器知的小信号增益为A，第一 PM0S晶体管Po的跨导为gmpQ，第一 PM0S晶体 管Ρο的栅漏电容为Cgd，第一 PM0S晶体管Po的源漏电容为Cds，第一 PM0S晶体管Po的衬底端电 压为Vgnd，第三差分运算放大器如的输出端电压为VQUt，那么由衬底耦合噪声到输出端的增 益为：
[0049] 由式（1)可见，只要gmpQ大于Cgd，由衬底耦合噪声到输出端的增益就远远小于1，而 现有参考电压产生电路结构从衬底耦合噪声到输出端的增益等于1。
[0050] 步骤3:所述后级驱动电路22将所述前级驱动电路21输出的参考电压镜像输出到 后级电路。
[0051 ]本步骤中，在所述后级驱动电路22中，第三NM0S晶体管他与第二匪0S晶体管Ni的尺 寸，第二PM0S晶体管Pi与第一 PM0S晶体管Po的尺寸，以及第五电阻R4与第四电阻R3的尺寸均 成比例，以实现根据所述前级驱动电路输出的参考电压驱动后级电路;相对于电阻负载而 言，作为源极跟随器的第二PMOS晶体管Pi的内阻更小，因此，该后级驱动电路输出的参考电 压的稳定性更好，从而进一步提高了建立精度。
[0052]综上所述，本发明实施例相对于现有参考电压产生电路结构具有更高的建立精度 和更大的输出摆幅，能够满足高精度A/D转换器的要求，特别符合深亚微米工艺下模拟或者 数模混合集成电路中参考电压产生电路的设计。
[0053]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1. 一种参考电压产生电路，其特征在于，所述电路包括： 电平转换电路，包括第一电荷栗、第一差分运算放大器、第一匪0S晶体管、第一电阻、第 二电阻及第三电阻，其中，第一差分运算放大器、第一电荷栗、第一NMOS晶体管及第一电阻 构成第一单位增益结构；用于通过所述第一单位增益结构输出参考电压，并通过第一电阻、 第二电阻及第三电阻以差分形式将所述参考电压输出到前级驱动电路； 前级驱动电路，包括第二差分运算放大器和第三差分运算放大器、第二电荷栗和第三 电荷栗、第二匪0S晶体管、第一PMOS晶体管以及第四电阻，其中，第二差分运算放大器、第二 电荷栗、第二NMOS晶体管构成第二单位增益结构，第三差分运算放大器、第三电荷栗、第一 PMOS晶体管构成第三单位增益结构；用于根据所述第二单位增益结构及第三单位增益结构 对所述电平转换电路输出的参考电压进行驱动。2. 根据权利要求1所述的参考电压产生电路，其特征在于， 在所述电平转换电路中，所述第一NMOS晶体管的漏极与电压源连接，所述第一NMOS晶 体管的栅极与第一差分运算放大器的输出端连接，所述第一 NMOS晶体管的源极与所述第一 电阻的一端及所述前级驱动电路中所述第二差分运算放大器的正输入端连接;所述第一电 阻的另一端与所述第一差分运算放大器的负输入端及所述第二电阻的一端连接;所述第二 电阻的另一端与所述第三电阻及所述前级驱动电路中第三差分运算放大器的正输入端连 接;所述第三电阻的另一端与接地点连接;所述第一差分运算放大器的正输入端与参考电 压输入端连接，所述第一差分运算放大器的正电源端与第一电荷栗的输出端连接，所述第 一差分运算放大器的负电源与接地点连接;所述第一电荷栗的输入端与外部时钟连接； 在所述前级驱动电路中，所述第二NMOS晶体管的漏极与电压源连接，所述第二NMOS晶 体管的栅极与所述第二差分运算放大器的输出端连接，所述第二NMOS晶体管的源极与第四 电阻的一端及所述第二差分运算放大器的负输入端连接;所述第四电阻的另一端与所述第 一 PM0S晶体管的源极及所述第三差分运算放大器的负输入端连接;所述第一 PM0S晶体管的 漏极与接地点连接，所述第一 PM0S晶体管的栅极与所述第三差分运算放大器的输出端连 接;所述第二差分运算放大器的正输入端与所述电平转换电路中第一 NMOS晶体管的源极及 第一电阻的一端连接;所述第三差分运算放大器的正输入端连接所述电平转换电路中第二 电阻和第三电阻相连的一端;所述第二差分运算放大器的正电源与所述第二电荷栗的输出 端连接，所述第二差分运算放大器的负电源与接地点连接;所述第三差分运算放大器的负 电源与所述第三电荷栗的输出端连接，所述第三差分运算放大器的正电源与电压源连接； 所述第二电荷栗和所述第三电荷栗的输入端都与外部时钟连接。3. 根据权利要求1所述的参考电压产生电路，其特征在于，所述电路还包括： 后级驱动电路，包括第三匪0S晶体管、第二PM0S晶体管以及第五电阻，用于根据第三 NMOS晶体管、第二PM0S晶体管以及第五电阻将所述前级驱动电路输出的参考电压镜像输出 到后级电路。4. 根据权利要求3所述的参考电压产生电路，其特征在于， 在所述后级驱动电路中，所述第三NMOS晶体管的漏极与电压源连接，所述第三NMOS晶 体管的栅极与所述前级驱动电路中第二NMOS晶体管的栅极及第二差分运算放大器的输出 端连接;所述第五电阻的一端与所述第三NMOS晶体管的源极相连，所述第五电阻的另一端 与所述第二PM0S晶体管的源极连接;所述第二PM0S晶体管的漏极与接地点连接，所述第二
【专利摘要】本发明提供一种参考电压产生电路，包括：电平转换电路，包括第一电荷泵、第一差分运算放大器、第一NMOS晶体管、第一电阻、第二电阻及第三电阻，其中，第一差分运算放大器、第一电荷泵、第一NMOS晶体管及第一电阻构成第一单位增益结构；用于通过所述第一单位增益结构输出参考电压，并通过第一电阻、第二电阻及第三电阻以差分形式将所述参考电压输出到所述前级驱动电路；前级驱动电路，包括第二差分运算放大器和第三差分运算放大器、第二电荷泵和第三电荷泵、第二NMOS晶体管、第一PMOS晶体管以及第四电阻，其中，第二差分运算放大器、第二电荷泵、第二NMOS晶体管构成第二单位增益结构，第三差分运算放大器、第三电荷泵、第一PMOS晶体管构成第三单位增益结构；用于根据所述第二单位增益结构及第三单位增益结构对所述电平转换电路输出的参考电压进行驱动；如此，本发明实施例提供的参考电压产生电路具有更高的建立精度和更大的输出摆幅。
【IPC分类】G05F1/56
【公开号】CN105700609
【申请号】CN201610256167
【发明人】石寒夫, 刘涛, 徐代果, 刘璐, 王旭, 邓民明, 陈光炳, 王育新, 付东兵
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2016年6月22日
【申请日】2016年4月22日