数据写请求处理方法和存储阵列与流程

本发明涉及信息技术领域，尤其涉及一种数据写请求处理方法和存储阵列。

背景技术：
存储阵列，一般包括一个引擎，一个引擎中包括两个控制器，通常称为双控制器结构。如图1所示，存储阵列包括输入输出管理器A和输入输出管理器B，控制器A和控制器B。输入输出管理器A与控制器A连接，输入输出管理器B与控制B连接。控制器A包括外围组件快速互联(PeripheralComponentInterconnectexpress,PCIe)交换A、中央处理单元(CentralProcessingUnit,CPU)A和内存A；控制器B包括外围组件快速互联(PeripheralComponentInterconnectexpress,PCIe)交换B、中央处理单元(CentralProcessingUnit,CPU)B和内存B。PCIE交换A与PCIe交换B连接。在图1所示的存储阵列中，输入输出管理器A接收数据写入请求，数据写入请求的目标逻辑单元(LogicalUnit，LU)归属于控制器A，即由控制器A将该数据写入请求携带的数据写入目标LU。输入输出管理器A将数据写入请求通过控制器A的PCIe交换A发送到CPUA，CPUA将数据写入请求中携带的数据及元数据写入内存A。根据存储阵列的设置，CPUA将内存A中的数据及元数据写入硬盘。上述存储阵列数据写入过程，消耗了控制器的CPU的计算能力和控制器的内存资源，严重影响了存储阵列的性能。

技术实现要素：
本发明实施例提供了一种数据写请求处理方法和存储阵列。第一方面，本发明实施例提供了一种数据写请求处理方法，所述方法应用于存储阵列，所述存储阵列包括输入输出管理器，交换设备、第一控制器和第一缓存设备；其中，所述输入输出管理器与所述交换设备连接；所述第一控制器与所述交换设备连接；所述第一缓存设备与所述交换设备连接；所述交换设备与所述存储阵列中的硬盘连接；所述方法包括：所述输入输出管理器，通过所述交换设备，发送数据写请求至所述第一控制器；所述第一控制器根据所述数据写请求，获取所述第一缓存设备中为所述待写入数据分配的第一缓存地址；所述第一控制器通过所述交换设备，向所述输入输出管理器发送所述第一缓存设备的标识和所述第一缓存地址；所述输入输出管理器根据所述第一缓存设备的标识和所述第一缓存地址，通过所述交换设备，向所述第一缓存地址写入所述待写入数据。结合本发明第一方面，第一种可能的实施方式中，所述数据写请求携带待写入数据地址；所述方法还包括：所述输入输出管理器接收所述第一缓存设备发送的所述待写入数据写成功响应；所述输入输出管理器，通过所述交换设备，通知所述第一控制器所述待写入数据写入所述第一缓存地址；所述第一控制器根据所述通知，建立所述待写入数据地址、所述第一缓存设备标识和所述第一缓存地址的对应关系。结合本发明第一方面，第二种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述方法还包括：所述第一控制器根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；所述第一控制器通过所述交换设备，向所述输入输出管理器发送所述第二缓存设备的标识和所述第二缓存地址；所述输入输出管理器，根据所述第二缓存设备的标识和所述第二缓存地址，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。结合本发明第一方面，第三种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述方法还包括：所述第一控制器根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；所述第一控制器通过所述交换设备，向所述第一缓存设备发送数据写入指令；所述数据写入指令携带所述第二缓存设备的标识和所述第二缓存地址；所述第一缓存设备根据所述数据写入指令，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。结合本发明第一方面，第四种可能的实施方式中，所述数据写请求携带待写入数据地址；所述待写入数据地址包括所述待写入数据所在的目标逻辑单元LU的标识、所述待写入数据的逻辑块地址和所述待写入数据的长度；所述输入输出管理器，通过所述交换设备，发送所述数据写请求至所述第一控制器，具体包括：所述输入输出管理器根据所述目标LU的标识，查询输入输出管理器存储的所述目标LU与控制器的归属关系，确定所述第一控制器为所述目标LU的归属控制器；所述输入输出管理器，通过所述交换设备，向所述第一控制器发送所述数据写请求。结合本发明第一方面，第五种可能的实施方式中，所述数据写请求携带待写入数据地址；所述待写入数据地址包括所述待写入数据所在的目标逻辑单元LU的标识、所述待写入数据的逻辑块地址和所述待写入数据的长度；所述存储阵列还包括第二控制器，所述第二控制器与所述交换设备连接；所述输入输出管理器，通过所述交换设备，发送所述数据写请求至所述第一控制器，具体包括：所述输入输出管理器，通过所述交换设备，向所述第二控制器发送所述数据写请求；所述第二控制器根据所述目标LU标识，确定所述第一控制器为所述目标LU的归属控制器；所述第二控制器，通过所述交换设备，向所述第一控制器发送所述数据写请求。第二方面，本发明实施例提供了一种存储阵列，所述存储阵列包括输入输出管理器，交换设备、第一控制器和第一缓存设备；其中，所述输入输出管理器与所述交换设备连接；所述第一控制器与所述交换设备连接；所述第一缓存设备与所述交换设备连接；所述交换设备与所述存储阵列中的硬盘连接；所述输入输出管理器用于通过所述交换设备，发送数据写请求至所述第一控制器；所述第一控制器用于根据所述数据写请求，获取所述第一缓存设备中为所述待写入数据分配的第一缓存地址，通过所述交换设备，向所述输入输出管理器发送所述第一缓存设备的标识和所述第一缓存地址；所述输入输出管理器还用于根据所述第一缓存设备的标识和所述第一缓存地址，通过所述交换设备，向所述第一缓存地址写入所述待写入数据。结合本发明第二方面，第一种可能的实施方式中，所述数据写请求携带待写入数据地址；所述输入输出管理器还用于接收所述第一缓存设备发送的所述待写入数据写成功响应；所述输入输出管理器还用于通过所述交换设备，通知所述第一控制器所述待写入数据写入所述第一缓存地址；所述第一控制器还用于根据所述通知，建立所述待写入数据地址、所述第一缓存设备标识和所述第一缓存地址的对应关系。结合本发明第二方面，第二种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述第一控制器还用于根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；所述第一控制器还用于通过所述交换设备，向所述输入输出管理器发送所述第二缓存设备的标识和所述第二缓存地址；所述输入输出管理器还用于根据所述第二缓存设备的标识和所述第二缓存地址，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。结合本发明第二方面，第三种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述第一控制器还用于根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；所述第一控制器还用于通过所述交换设备，向所述第一缓存设备发送数据写入指令；所述数据写入指令携带所述第二缓存设备的标识和所述第二缓存地址；所述第一缓存设备用于根据所述数据写入指令，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。结合本发明第二方面，第四种可能的实施方式中，所述数据写请求携带待写入数据地址；所述待写入数据地址包括所述待写入数据所在的目标逻辑单元LU的标识、所述待写入数据的逻辑块地址和所述待写入数据的长度；所述输入输出管理器，通过所述交换设备，发送所述数据写请求至所述第一控制器，具体包括：所述输入输出管理器根据所述目标LU的标识，查询输入输出管理器存储的所述目标LU与控制器的归属关系，确定所述第一控制器为所述目标LU的归属控制器；所述输入输出管理器，通过所述交换设备，向所述第一控制器发送所述数据写请求。结合本发明第二方面，第五种可能的实施方式中，所述数据写请求携带待写入数据地址；所述待写入数据地址包括所述待写入数据所在的目标逻辑单元LU的标识、所述待写入数据的逻辑块地址和所述待写入数据的长度；所述存储阵列还包括第二控制器，所述第二控制器与所述交换设备连接；所述输入输出管理器，通过所述交换设备，发送所述数据写请求至所述第一控制器，具体包括：所述输入输出管理器，通过所述交换设备，向所述第二控制器发送所述数据写请求；所述第二控制器根据所述目标LU标识，确定所述第一控制器为所述目标LU的归属控制器；所述第二控制器，通过所述交换设备，向所述第一控制器发送所述数据写请求。本发明实施例提供的数据写请求处理方法和存储阵列，控制器与缓存设备通过交换设备连接，输入输出管理器通过交换设备与控制器连接，输入输出管理器通过交换设备与缓存设备连接，控制器根据数据写请求从缓存设备中为待写入数据获取缓存地址，控制器通过交换设备向输入输出管理器发送缓存设备的标识和缓存地址，输入输出管理器，通过交换设备，向缓存地址写入待写入数据，节省了控制器的CPU的计算资源和控制器的内存资源，提高数据写入效率。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本发明的一些实施例，还可以根据这些附图获得其他的附图。图1为现有技术存储阵列结构图；图2为本发明实施例存储阵列结构图；图3为本发明实施例数据写请求处理流程图；图4为本发明实施例数据写请求处理流程图；图5为本发明实施例数据读请求处理流程图；图6为数据块特征值索引集合示意图；图7为本发明实施例重复数据删除处理流程图。具体实施例下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明提供的实施例所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例提供的存储阵列，如图2所示的存储阵列中，包括输入输出管理器A、控制器A、输入输出管理器B、控制器B、交换设备A、交换设备B和缓存设备M。其中，控制器A包括CPUA和内存A，CPUA和内存A通过总线进行通信；控制器B包括CPUB和内存B，CPUB和内存B通过总线进行通信。输入输出管理器A分别与交换设备A和交换设备B连接，输入输出管理器B分别与交换设备A和交换设备B连接。交换设备A与交换设备B互连连接。交换设备A和交换设备B均与缓存设备M连接。关于缓存设备M下面将详细描述。控制器A分别与交换设备A和交换设备B连接，控制器B分别与交换设备A和交换设备B连接。基于上述描述，围绕交换设备A和交换设备B，组成了输入输出管理器A、输入输出管理器B、控制器A和控制器B的全互连架构。图2所示存储阵列中，交换设备A与所有硬盘连接，交换设备B也与所有硬盘连接。控制器A与控制器B分别与图2中所示的所有硬盘通信。具体地，控制器A通信交换设备A与所有硬盘通信，控制器B通信交换设备B与所有硬盘通信。控制器A用于将硬盘虚拟化，形成逻辑单元LUA，提供给主机A使用，主机A挂载LUA，主机A通过控制器A对该LUA进行数据访问操作，这里称该LUA归属控制器A，即控制器A是LUA的归属控制器。同理，控制器B用于将硬盘虚拟化，形成逻辑单元LUB，提供给主机B使用，主机B挂载LUB，主机B通过控制器B对该LUB进行数据访问操作，这里称该LUB归属控制器B，即控制器B是LUB的归属控制器。这里的主机可以为物理主机(或称物理服务器)，也可以为虚拟主机(或称虚拟服务器)。逻辑单元LU，业界通常称为逻辑单元号(LogicalUnitNumber,LUN)。分配给主机LUN，实际是指将某一LU的标识分配给主机，以使主机挂载该LU，因此，这里LU与LUN具有相同含义。图2所示的存储阵列中，交换设备A和B可以为PCIe交换设备，也可以为非易失性存储介质的高速传输总线(Non-VolatileMemoryexpress,NVMe)交换设备或者串行小型计算机系统接口(SerialattachedSCSI，SAS)交换设备等，本发明实施例不作限定。当交换设备A和B为PCIe交换设备时，则与PCIe交换设备连接的硬盘为PCIe协议接口的硬盘；当交换设备A和B为NVMe交换设备时，则与NVMe交换设备连接的硬盘为NVMe协议接口的硬盘；当交换设备A和B为SAS交换设备时，则与SAS交换设备连接的硬盘为SAS协议接口的硬盘；图2所示的硬盘可以是机械硬盘，也可以是固态存储硬盘(SolidStateDisk,SSD)，或者其他介质的硬盘。图2所示的存储阵列中的硬盘，不同盘的存储介质可以不同，从而组成混合硬盘存储阵列，本发明实施例不作限定。缓存设备M具体可以为由易失性存储介质或非易失性存储介质组成的存储设备，如相变存储器(PhaseChangeMemory,PCM)等，其他适合用来作为缓存设备的非易失性存储介质也可，本发明实施例对此不作限定。缓存设备M用于缓存数据。下面将结合本发明具体实施例，对缓存设备M进行描述。本发明实施例中以交换设备A为PCIe交换设备，交换设备B为PCIe交换设备，硬盘为PCIe协议接口SSD为例。图2所示的存储阵列，输入输出管理器A接收主机发送的数据写请求。一种实施方式，控制器A是输入输出管理器A的归属控制器。因此，输入输出管理器A接收到主机发送的数据操作请求，在没有改变输入输出管理器A的请求发送策略的情况下，根据数据操作请求，默认向控制器A发送请求，则称控制器A是输入输出管理器A的归属控制器。本发明实施例中，输入输出管理器A接收主机发送的数据写请求，通过PCIe交换设备A或PCIe交换设备B，向控制器A发送数据写请求。具体通过哪一个PCIe交换设备转发该请求，可以根据预设规则，一旦选定PCIe交换设备，则后续输入输出管理器A均通过该PCIe交换设备与控制器A通信。当然输入输出管理器A也可随机选择PCIe交换设备与控制器A进行通信，本发明实施例对此不作限定。本发明实施例以输入输出管理器A选定PCIe交换设备A与控制器A进行通信为例。输入输出管理器A接收到的数据写请求携带待写入数据地址。其中待写入数据地址包括待写入数据的目标LU的标识、待写入数据的逻辑块地址(LogicalBlockAddress,LBA)及待写入数据的长度。输入输出管理器A向控制器A发送数据写请求。控制器A接收到数据写请求，通过待写入数据地址中的待写入数据的目标LU的标识判断控制器A是否为目标LU的归属控制器。当控制器A是目标LU的归属控制器，也就是目标LU是由控制器A通过虚拟化硬盘形成的，并向主机提供的。控制器A确定用于缓存待写入数据的缓存设备，本发明实施例中为缓存设备M。一种实现方式为，控制器A根据数据写请求，指示缓存设备M为待写入数据分配缓存地址，缓存设备M根据待写数据长度分配缓存地址。控制器A获取缓存设备M为待写入数据分配的缓存地址(以下称缓存设备M为待写入数据分配的缓存地址为缓存地址M，一种实现方式，缓存地址包括缓存的起始地址和长度)。控制器A通过PCIe交换设备A，向输入输出管理器A发送缓存设备M的标识和缓存地址M。输入输出管理器A接收到控制器A发送的缓存设备M的标识和缓存地址M，根据缓存设备M的标识和缓存地址M，向缓存地址M写入待写入数据(也可称为直接向缓存地址M写入待写入数据)。控制器A只获取待写入数据分配缓存地址M，输入输出管理器通过PCIe交换设备A，直接向缓存地址写入待写入数据，相对于现有技术，节省了控制器A的CPU的计算资源和控制器A的内存资源，提高数据写入效率。控制器A建立待写入数据地址、缓存设备M的标识以及缓存地址M的对应关系，以供读取该待写入数据时，控制器A向输入输出管理器A发送待写入数据的缓存地址，输入输出管理器A可从待写入数据的缓存地址中读取该待写入数据(也可称为直接从待写入数据的缓存地址中读取该待写入数据)，从而节省控制器A的CPU的计算资源和控制器A的内存资源，提高数据读取效率。待满足条件后，如果存储阵列不进行重复数据删除，则缓存设备M将待写入数据存储到存储阵列的目标SSD中。目标SSD是指存储待写入数据的SSD。待写入数据写入到目标SSD的具体过程，可以是控制器A，通过PCIe交换设备A或PCIe交换设备B，向目标SSD的控制器发送缓存设备M的标识和缓存地址M。目标SSD的控制器根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A或PCIe交换设备B，直接从缓存地址M中读取待写入数据，并且存储待写入数据。目标SSD的控制器，通过PCIe交换设备A或PCIe交换设备B，向控制器A发送待写入数据的目标SSD存储地址。其中，待写入数据的目标SSD存储地址包括目标SSD的控制器标识和目标SSD中存储待写入数据的逻辑存储地址。控制器A建立待写入数据地址和待写入数据的目标SSD存储地址的对应关系。上述过程，具体如图3所示：步骤301：主机向输入输出管理器A发送数据写请求。输入输出管理器A为存储阵列中输入输出接收管理设备，负责接收主机发送数据操作请求，并转发到控制器。本发明实施例中，主机向输入输出管理器A发送携带待写入数据地址的数据写请求。示例性地，数据写请求可以使用小型计算机系统接口(SmallComputerSystemInterface,SCSI)协议，即SCSI协议数据写请求，当然还可以使用其他协议，本发明实施例对此不作限定。步骤302：向控制器A发送数据写请求。本发明实施例中，输入输出管理器A通常与特定的一个控制器进行通信。关于输入输出管理器A如何建立与某一个控制器的对应关系，可以有多种方式，比如根据控制器的负载，或者根据特定的路径选择算法，本发明对此不作限定。输入输出管理器A接收到数据写请求，通过PCIe交换设备A或者PCIe交换设备B向控制器A发送数据写请求。本发明实施例中，以输入输出管理器A接收到数据写请求，通过PCIe交换设备A向控制器A发送数据写请求为例。步骤303：控制器A获取待写入数据的缓存地址。控制器A接收输入输出设备A发送的数据写请求，确定缓存待写入数据的缓存设备，本发明实施例中，为缓存设备M。一种实现方式，缓存设备M分配给控制器A一段缓存地址。控制器A在该段缓存地址中，根据待写入数据的长度，为待写入数据分配缓存地址M。另一种实现方式，控制器A通过PCIe交换设备A或者PCIe交换设备B向缓存设备M发送指令，指令中携带待写入数据的长度，指示缓存设备M为待写入数据分配缓存地址，控制器A获得缓存地址M。步骤304：发送缓存设备M的标识和缓存地址M。控制器A获得缓存地址M，通过PCIe交换设备A向输入输出管理器A发送缓存设备M的标识和缓存地址M。其中，缓存设备M的标识为。步骤305：主机向输入输出管理器A发送待写入数据。输入输出设备A接收控制器A发送的缓存设备M的标识和缓存地址M，接收主机发送的待写入数据。步骤306：向缓存地址M写入待写入数据。输入输出管理器A根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A，直接向缓存地址M中写入待写入数据。输入输出管理器A，通过PCIe交换设备A，接收缓存设备M发送的待写入数据写成功响应。输入输出管理器A向主机发送数据写请求完成响应，通知主机写请求操作完成。步骤307：通知控制器A待写入数据写入缓存地址M。输入输出管理器A将待写入数据写入缓存地址M成功，通知控制器A待写入数据写入到缓存地址M。步骤308：控制器A建立待写入数据地址、缓存设备M和缓存地址M的对应关系。控制器A接收输入输出管理器A发送的通知，建立待写入数据地址、缓存设备M和缓存地址M的对应关系。缓存设备M为待写入数据分配缓存地址M，则建立待写入数据地址与缓存地址M的对应关系。缓存设备M可以从控制器A发送的缓存地址分配指令中获得待写入数据地址，缓存设备M分配缓存地址M后，建立待写入数据地址与缓存地址M的对应关系。另一种实现方式，缓存设备M为目标LU的专属缓存设备，即只用来缓存目标LU的数据，则缓存设备M默认保存目标LU、目标LU中的LBA和缓存地址的对应关系。缓存设备M认保存目标LU、目标LU中的LBA与缓存设备M的某一段缓存地址的对应关系，缓存设备M在该段缓存地址中为待写入数据分配缓存地址M。为提高存储阵列的可靠性，为将待写入数据缓存多份，在图1所示的现有技术中，输入输出管理器A发送待写入数据，CPU将待写入数据写入内存A，CPUA从内存A中读取待写入数据，通过PCIe交换A将待写入数据发送到PCIe交换B，PCIe交换B将待写入数据发送到CPUB，CPUB将待写入数据内存B。在本发明实施例中，防止缓存设备M中待写入数据丢失，存储阵列会将待写入数据缓存在多个缓存设备上。因此，以在两个缓存设备上分别缓存待写入数据为例，图2所示的存储阵列中还包括缓存设备N。PCIe交换设备A和PCIe交换设备B均与缓存设备N连接。因此，控制器A接收到输入输出管理器A发送的数据写请求，确定缓存设备M作为主缓存设备缓存待写入数据，缓存设备N作为备份缓存设备缓存待写入数据。控制器A分别获取缓存设备M和缓存设备N中为待写入数据分配的缓存地址。一种实现方式，控制器A分别向缓存设备M和缓存设备N发送指令，该指令分别用于指示缓存设备M和缓存设备N为该待写入数据分配缓存地址。其中，该指令中携带待写入数据的长度。缓存设备M为待写入数据分配缓存地址称为缓存地址M，缓存设备N为待写入数据分配缓存地址称为缓存地址N。控制器A获取缓存地址M和缓存地址N。控制器A通过PCIe交换设备A向输入输出管理器A发送缓存设备M的标识和存缓存地址M，通过PCIe交换设备A向输入输出管理器A发送缓存设备N的标识和缓存地址N。具体实现中，控制器A可以通过一条消息将缓存设备M的标识和缓存地址M，以及缓存设备N的标识和缓存地址N，发送给输入输出管理器A。也可以通过两条消息分别发送，这里不作限定。另一种实现，缓存设备M为控制器A分配一段专属缓存地址，即只用来缓存归属控制器A的LU的数据。控制器A在缓存设备M的该段缓存地址中，直接为待写入数据分配缓存地址M；缓存设备N为控制器A分配一段专属缓存地址，控制器A在缓存设备N的该段缓存地址中，直接为待写入数据分配缓存地址N。输入输出管理器A接收到缓存设备M的标识和缓存地址M，以及缓存设备N的标识和缓存地址N。输入输出管理器A根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A，直接向缓存地址M写入待写入数据；输入输出管理器A根据缓存设备N的标识和缓存地址N，PCIe交换设备A，直接向缓存地址N写入待写入数据。输入输出管理器A，通过PCIe交换设备A，接收缓存地址M写入待写入数据成功响应，通知控制器A建立待写入数据地址、缓存设备M的标识以及缓存地址M的对应关系。同理，控制器A建立待写入数据地址、缓存设备N的标识以及缓存地址N的对应关系。另一种实现方式，控制器A通过PCIe交换设备A，向输入输出管理器A发送缓存设备M的标识和缓存地址M。输入输出管理器A接收到缓存设备M的标识和缓存地址M。输入输出管理器A根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A或者PCIe交换设备B，直接向缓存地址M写入待写入数据。控制器A通过PCIe交换设备A或者PCIe交换设备B，向缓存设备M发送数据写入指令，数据写入指令缓存设备N的标识和缓存地址N。缓存设备M缓存待写入数据，缓存设备M根据数据写入指令，通过PCIe交换设备A或者PCIe交换设备B，直接向缓存地址N写入待写入数据。控制器A只获取待写入数据分配缓存地址M和缓存地址M，即可由输入输出管理器A实现将待写入数据缓存到缓存设备M和缓存设备N，节省了控制器A的CPU的计算资源和控制器A的内存资源，提高数据写入效率。另一种情况，输入输出管理器A接收主机的数据写请求。数据写请求携带待写入数据地址。输入输出管理器A通过PCIe交换设备A转发向控制器发送数据写请求。控制器A接收到输入输出管理器A发送的数据写请求，根据数据写请求中携带的目标LU的标识，判断控制器A不是目标LU的归属控制器，具体实施例如图4所示。步骤401：主机向输入输出管理器A发送数据写请求。主机向输入输出管理器A发送数据写请求，数据写请求携带待写入数据地址。步骤402：向控制器A发送数据写请求。本发明实施例中，控制器A是输入输出管理器A的归属控制器。输入输出管理器A接收到数据写请求，通过PCIe交换设备A或者PCIe交换设备B，向控制器A发送数据写请求。本发明实施例中，以输入输出管理器A接收到数据写请求，通过PCIe交换设备A，向控制器A发送数据写请求为例。步骤403：判断控制A不是目标LU的归属控制器。控制器A接收到输入输出管理器A发送的数据写请求，根据数据写请求中携带的待写入数据的目标LU的标识，判断控制器A不是目标LU的归属控制器。控制器A查询控制器与LU的对应关系，确定控制器B为目标LU的归属控制器。步骤404：向控制器B发送数据写请求。控制器A通过PCIe交换设备A或者PCIe交换设备B，向控制器B发送数据写请求。本实施例以通过PCIe交换设备B，向控制器B转发数据写请求为例。步骤405获取待写入数据的缓存地址。控制器B接收控制器A发送的数据写请求，确定缓存待写入数据的缓存设备，本发明实施例中，为缓存设备M。具体实现方式可以参考前述控制器A从缓存设备M中获取待写入数据缓存地址的方式。步骤406：向控制器A发送缓存设备M的标识和缓存地址M。控制器B获取缓存地址M，通过PCIe交换设备B向控制器A发送缓存设备M的标识和缓存地址M。另一种实现方式，也可以通过PCIe交换设备A或者PCIe交换设备B，直接向输入输出管理器A缓存设备M的标识和缓存地址M。步骤407：向输入输出管理器A发送缓存设备M的标识和缓存地址M。控制器A收到控制器B发送的缓存设备M的标识和缓存地址M，通过PCIe交换设待写入数据的缓存地址M。步骤408：主机向输入输出管理器A发送待写入数据。输入输出管理器A收到缓存设备M的标识和缓存地址M，响应主机发送的数据写请求。主机向输入输出管理器A发送待写入数据。步骤409：向缓存地址M写入待写入数据。输入输出管理器A接收主机发送的待写入数据，根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A，直接向缓存地址M中写入待写入数据。输入输出管理器A，通过PCIe交换设备A，接收缓存设备M发送的待写入数据写成功响应。输入输出管理器A向主机发送数据写请求完成响应，通知主机写请求操作完成。步骤410：通知控制器B待写入数据写入缓存地址M。输入输出管理器A将待写入数据写入缓存地址M成功，通知控制器B待写入数据写入到缓存地址M。具体包括输入输出管理器A，通过PCIe交换设备A转发该通知至控制器A，控制器A将该通知通过PCIe交换设备B转发给控制器B。或者，输入输出管理器A，通过PCIe交换设备A或者PCIe交换设备B，直接向控制器B发送该通知。步骤411：控制器B建立待写入数据地址、缓存设备M和缓存地址M的对应关系。控制器B根据输入输出管理器A发送的通知，建立待写入数据地址、缓存设备M和缓存地址M的对应关系。缓存设备M建立待写入数据地块与缓存地址M的对应关系，可以参考前面实施例描述，在此不再赘述。缓存设备N为待写入数据分配缓存地址N，则建立待写入数据地址与缓存地址N的对应关系。缓存设备N可以从控制器A发送的缓存地址分配指令中获得待写入数据地址，缓存设备N分配缓存地址N后，建立待写入数据地址与缓存地址N的对应关系。为防止缓存设备M中缓存的待写入数据丢失，待写入数据需要多个缓存设备作缓存时，在控制器A不是待写入数据的目标LU的归属控制器场景下，输入输出管理器A发送数据写请求至控制器B的过程，参考前述实施例描述。控制器B为获取待写入数缓存地址的过程，可参考控制器A为待写入数据的目标LU的归属控制器，控制器A获取多个缓存设备的缓存地址的场景。其他步骤也可参考前述实施例描述，在此不再赘述。主机将数据写入存储阵列后，主机访问写入数据，即数据读取请求，具体流程，如图5所示：步骤501：发送数据读请求。主机向输入输出管理器A发送数据读请求，数据读请求中携带待读取数据地址。待读取数据地址包括待读取数据所在的逻辑单元LU的标识、待读取数据的LBA及待读取数据的长度。具体的，主机可以通过SCSI协议向输入输出管理器A发送该数据读请求，本发明对此不作限定。为描述方便，这里待读取数据为前面描述的待写入数据。步骤502：向控制器A发送数据读请求。输入输出管理器A接收主机发送的数据读请求，通过PCIe交换设备A向控制器A发送数据读请求。步骤503：控制器A向输入输出管理设备A发送缓存设备M的标识和缓存地址M。当控制器A是待数据数据的所在的LU的归属控制器时，并且当待读取的数据在缓存在缓存设备，如缓存设备M中时，根据数据读请求，查询待读取数据地址、缓存设备的标识与缓存地址的对应关系，确定缓存待读取数据在缓存设备M中的缓存地址M。当待读取数据仍然缓存在缓存设备M时，待读取数据在缓存设备M中的缓存地址为缓存地址M。控制器A通过PCIe交换设备A，向输入输出管理器A发送缓存设备M的标识和缓存地址M。步骤504：从缓存地址M读取待读取数据。输入输出管理器A根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A，直接从缓存地址M中读取待读取数据。步骤505：返回待读取数据。输入输出管理器A从缓存地址M中读取待读取数据，向主机返回该读取待读取数据。当输入输出管理器A根据数据读请求，通过PCIe交换设备A向控制器A发送待读取数据查询请求，控制器A不是待读取数据所在的LU的归属控制器时，控制器A查询待读取数据所在的LU与归属控制器的对应关系，确定控制器B为待读取数据所在的LU的归属控制器。控制器A通过PCIe交换设备B，向给控制器B发送待读取数据查询请求。这里仍以前述待写入数据为这里的待读取数据为例。则待读取数据的地址为前面描述的待写入数据地址，当待读取数据仍然缓存在缓存设备M时，待读取数据在缓存设备M中的缓存地址为缓存地址M。控制器B查询待写入数据地址、缓存设备M的标识和缓存地址M的对应关系，确定缓存该待读取数据的缓存设备M的标识和缓存地址M，通过PCIe交换设备B，向控制器A发送缓存设备M的标识和缓存地址M，控制器A通过PCIe交换设备A向输入输出管理器A发送缓存设备M的标识和缓存地址M。控制器B也可以直接通过PCIe交换设备A或PCIe交换设备B，向输入输出管理器A发送缓存设备M的标识和缓存地址M。后续读取操作可参考前面实施例的读取操作，在此不再赘述。仍以前述待写入数据为这里的待读取数据为例。则待读取数据的地址为前面描述的待写入数据地址，当待读取数据已经存储在目标SSD时，待读取数据所在的LU的归属控制器查询待读取数据地址(待写入数据地址)和待读取数据的目标SSD存储地址的对应关系，获得待读取数据的目标SSD存储地址，通过PCIe交换设备A或PCIe交换设备B，向输入输出管理器A发送待读取数据的目标SSD存储地址。待读取数据的目标SSD存储地址包括目标SSD的控制器标识和待读取数据在目标SSD中的逻辑地址。输入输出管理器A根据待读取数据的目标SSD存储地址，通过PCIe交换设备A或PCIe交换设备B，直接从待读取数据在目标SSD中的逻辑地址中读取待读取数据。上述实施例中，当待读取的数据部分保存在目标SSD中，部分缓存在本发明实施例中的缓存设备M中时，则根据上述描述，根据待读取数据在缓存设备中的缓存地址，输入输出管理器A通过PCIe交换设备A或PCIe交换设备B，直接从缓存地址中读取数据；根据目标SSD的控制器标识和待读取数据在目标SSD中的逻辑地址，输入输出管理器A通过PCIe交换设备A或PCIe交换设备B，直接从目标SSD中的逻辑地址中读取数据。在此不再赘述。在多个缓存设备缓存待读取数据的操作，通常待读取数据所在的LU的归属控制器向输入输出管理器A返回缓存该待读取数据的主缓存设备M的标识和缓存地址M。其他流程操作可参考前面实施例的读取操作，在此不再赘述。在存储阵列中，删除重复数据，可以节省存储空间，降低存储成本。本发明实施例如图2所示的存储阵列中，主机向输入输出管理器A发送数据写请求，数据写请求携带待写入数据地址。输入输出管理器A通过PCIe交换设备A，向控制器A发送数据写请求。当控制器A是待写入数据的目标LU的归属控制器，则控制器A向输入输出管理器A提供缓存设备M的标识和缓存地址M。输入输出管理器A根据该缓存设备M的标识和存缓存地址M，通过PCIe交换设备A或PCIe交换设备B，直接向缓存地址M写入待写入数据。缓存设备M缓存的待写入数据在存储到存储阵列的SSD之前，进行重复数据删除，可以有效节省存储空间，提高存储空间利用率。以图2所示的存储阵列为例，存储阵列SSD中存储的数据，在由缓存设备M存储到SSD之前，进行重复数据删除。重复数据删除技术，是将数据按照预定的规则分成数据块，计算每一个数据块的特征值。计算数据块特征值通常使用哈希(Hash)算法，对数据块进行Hash计算得到Hash值，作为特征值，常用的Hash算法包括MD5、SHA1、SHA-256、SHA-512等。例如，数据块A的特征值与SSD中已经存储的数据块B的特征值相同，则表明数据块A和数据块B是相同的数据块，则将重复的数据块A从缓存设备M中删除，同时将在SSD中存储数据块B的逻辑存储地址作为数据块A在SSD中的逻辑存储地址。具体实现中,上述数据块特征值比较是由控制器来实现的。因为在存储阵列中进行重复数据删除，每个唯一的数据块都会有一个特征值，因此会生产大量的特征值。为实现存储阵列中控制器均衡，可以根据数据块特征值分布算法，如Hash分布算法，每个控制器负责部分数据块特征值比较。这样每个控制器根据数据块特征值分布算法，只维护存储阵列存储的部分唯一数据的特征值索引,部分唯一数据的特征值索引称为特征值索引集合。控制器从特征值索引集合查询将要写入SSD的数据块的特征值，判断是否与特征值索引集合中的某一特征值相同。例如，控制器A，根据特征值分布算法，需要维护特征值索引集合A，则称控制器A是特征值索引集合A中的每个特征值的归属控制器。或者从特征值索引集合A中的特征值与数据块X的特征值相同的控制器为数据块X的特征值的归属控制器，同时也是从特征值索引集合A中每一个特征值的归属控制器。具体地，特征值索引集合是由每个特征值索引构成的，如图6所示。以特征值1索引为例，包括特征值1，数据块存储地址1和引用计数。其中数据块存储地址1用于表示某一个唯一数据块C在SSDA中的存储地址或者数据块C在缓存设备中的存储地址。数据块C在SSDA中的存储地址可以包含该SSDA控制器的标识以及SSDA中的存储数据块C的逻辑存储地址。数据块C在缓存设备中的存储地址包括缓存设备的标识和缓存地址。特征值1表示数据块C的特征值。引用计数表示具有特征值1的数据块的数量，例如，存储阵列中第一次存储数据块A时，具有特征值1的数据块的数量为1，则引用计数为1。当往SSD中再次存储具有相同特征值1的数据块D时，根据重复数据删除原理，SSD中不再保存数据块D，但此时引用计数要加1，更新为2。概括起来，特征值索引中的数据块地址为数据块在缓存设备中的存储地址或数据块的目标硬盘存储地址。数据块在缓存设备中的存储地址包括缓存设备的标识和缓存设备中数据块的缓存地址；数据块的目标硬盘存储地址包括目标硬盘控制器的标识和目标硬盘中存储数据块的逻辑存储地址。图6所示的特征值索引仅仅是示例性实现，也可能是多级索引，在重复数据删除时可以使用的索引形式均可，本发明实施例对此不作限定。在图2所示的存储阵列中，以控制器A作为缓存设备M中缓存的数据块的目标LU的归属控制器为例。结合前面实施例，输入输出管理器A接收数据写请求后，从控制器A获得缓存设备M的标识和缓存地址M。输入输出管理器A根据缓存设备M的标识和缓存地址M，通过PCIe交换设备A或者PCIe交换设备B，直接向缓存地址M写入待写入数据，控制器A建立待写入数据地址、缓存设备M的标识和缓存地址M的对应关系。归属控制器A的LU中的缓存数据从缓存设备M写入到SSD时，以缓存地址M中的数据为例。通常在进行重复数据删除时，需要计算数据块的特征值。为计算数据块的特征值，首先需要按照一定规则对数据进行划分得到数据块。数据块的划分方法包括两种：将数据划分为固定长度的数据块，或者将数据划分为可变长度的数据块。本发明实施例以划分为固定长度的数据块为例，如将数据划分为4KB大小的数据块。示例性的，将缓存地址M中写入的待写数据划分为若干个4KB大小的数据块。控制器A记录每一个数据块的LU的标识、数据块的LBA和数据块的长度。以下称数据块的数据块的LU的标识、数据块的LBA和数据块的长度为数据块地址。以若干个4KB大小的数据块中的数据块X为例(这里称数据块X为待重复数据删除数据块，简称为待重删数据块)，控制器A通过PCIe交换设备A或者PCIe交换设备B，向缓存设备M发送数据块特征值请求，特征值请求包括数据块X地址。缓存设备M通过PCIe交换设备A或者PCIe交换设备B向控制器A发送数据块X的特征值，以进行重复数据删除，具体流程如图7所示，包括：步骤701：缓存设备M计算数据块X的特征值。控制器A向缓存设备M发送获取数据块X的特征值指令，指令中携带数据块X地址。缓存设备M接收控制器A发送获取数据块X的特征值请指令。一种情况，缓存设备M保存有数据块X地块与缓存地址B的对应关系，根据数据块X的特征值指令携带的数据块X地址，确定数据块X，计算数据块X的特征值，得到数据块X的特征值，在缓存地址X缓存数据块X的特征值。步骤702：向控制器A发送数据块X的特征值。缓存设备M得到数据块X的特征值，向数据块X所在的LU的归属控制器A发送数据块X的特征值响应消息，数据块X的特征值响应消息中携带据块X的特征值。同时数据块X的特征值响应消息还携带缓存数据块X的特征值的缓存设备M的标识及数据块X的特征值在缓存设备M中的缓存地址X。步骤703：根据特征值分布算法确定数据块X的特征值的归属控制器。步骤704：控制器A查询本地特征值索引集合A。当控制器A为数据块X的特征值的归属控制器时，控制器A查询本地特征值索引集合A，判断特征值索引集合A中是否存在与数据块X的特征值相同的特征值。当特征值索引集合A存在与数据块X的特征值相同的特征值，则执行步骤705a和706a。如图6所示，数据块X的特征值与特征值1相同，也就是数据块X与数据块A相同。步骤705a：控制器A更新特征值1索引中的引用计数。特征值1索引中的引用计数为1，即存储阵列中只有数据块A，查找到数据块X的特征值与特征值1相同，则将引用计数更新为2。步骤706a：控制器A通知缓存设备M删除数据块X。控制器A通知缓存设备M删除数据块X。控制器A建立数据块X地址与数据块X的特征值的对应关系。或者控制器A建立数据块X地址、数据块X的特征值和数据块A的存储地址的对应关系。在步骤704中确定数据块X为重复数据块，因此，不再需要将数据块X保存到SSD中，因此通知缓存设备M删除数据块X。当特征值索引集合A不存在与数据块X的特征值相同的特征值，则执行步骤705b、706b、707、708、709和710。步骤705b：获取缓存设备M缓存数据块X的缓存地址B。控制器A，根据数据X的特征值在缓存设备M中的缓存地址X，通过PCIe交换设备A，向缓存设备M获取数据块X的缓存地址B。步骤706b：向目标SSD的控制器发送缓存设备M的标识和缓存地址B。控制器A获得缓存设备M的标识和缓存地址B，通过PCIe交换设备A或者PCIe交换设备B，向目标SSD的控制器发送缓存设备M的标识和缓存地址B。步骤707：目标SSD的控制器从缓存地址B读取数据块X。目标SSD的控制器接收缓存设备M的标识和缓存地址B，根据缓存设备M的标识和存缓存地址B，通过PCIe交换设备A或者PCIe交换设备B，直接从缓存地址B中读取数据块X。步骤708：目标SSD的控制器向控制器A发送数据块X的目标SSD存储地址。目标SSD的控制器从缓存地址B中读取数据块X，将数据块X存储到目标SSD中。目标SSD的控制器通过PCIe交换设备A，向控制器A发送数据块X的目标SSD存储地址。其中，数据块X的目标SSD存储地址包括目标SSD的控制器标识和目标SSD中存储数据块X的逻辑存储地址。步骤709：控制器A建立数据块X的特征值的索引。控制器A接收数据块X的目标SSD存储地址，建立数据块X的特征值的索引，并将引用计数置为1。控制器A建立数据块X的地址、数据块X的特征值和数据块X的目标SSD存储地址的对应关系。控制器A还要记录数据块X的特征值的缓存地址X。当数据块X的特征值存储到SSD中时，控制器A还要记录数据块X的特征值的目标SSD存储地址。另一种情况，当控制器A不是数据块X的特征值的归属控制器，只是数据块X所在的LU的归属控制器。本发明实施例中以控制器B为数据块X的特征值的归属控制器为例，控制器A将数据块X的特征值通过PCIe交换设备A或PCIe交换设备B发送给控制器B。控制器B接收控制器A发送的数据块X的特征值，查询控制器B的特征值索引集合B。当控制器B查询到特征值索引集合B存在与数据块X的特征值相同的特征值，如数据块R的特征值与数据块X的特征值相同。控制器B通知缓存设备M删除数据块X，具体包括控制器B，通过PCIe交换设备B，向控制器A发送删除指令。控制器A将该删除指令，通过PCIe交换设备A发送给缓存设备M，缓存设备M删除数据块X。控制器B更新与数据块X具有相同特征值的索引的引用计数，即引用计数加1。当数据块R已经存储在SSD中，则数据块R索引中的数据块R存储地址，则包括存储数据R的SSD的控制器标识和SSD中存储数据块R的逻辑存储地址。当数据块R在缓存设备中，则数据块R索引中的数据块R存储地址，包括缓存设备的标识和缓存地址。控制器A建立数据块X地址、数据块X的特征值和数据块的特征值的归属控制器B的地址的对应关系，从而控制器A不需要每一个数据块地址、数据块的特征值和数据块存储地址的对应关系，有效减少了控制器A存储的数据量。或者控制器A建立数据块X地址、数据块X的特征值和数据块R存储地址的对应关系，在后续读取数据块X时，控制器A可以直接通过查询数据块X地址、数据块X的特征值和数据块R存储地址的对应关系，确定数据块R存储地址，输入输出管理器A，通过PCIe交换设备A或PCIe交换设备B直接从数据块R存储地址读取数据块X，从而提高了数据读取效率。当控制器A只是数据块X所在的LU的归属控制器，但不是数据块X的特征值的归属控制器情况下，控制器B查询到特征值索引集合B不存在与数据块X的特征值相同的特征值，控制器B通过向PCIe交换设备B，向控制器A发送请求获得数据块X在缓存设备M中的缓存地址B。控制器A将该请求通过PCIe交换设备A发送到缓存设备M。缓存设备M将缓存设备M的标识和缓存地址B发送给控制器B。控制器B，通过PCIe交换设备A或PCIe交换设备B(此处以PCIe交换设备A为例)，向目标SSD的控制器发送缓存设备M的标识和缓存地址B。目标SSD的控制器根据缓存设备M的标识和缓存地址B，通过PCIe交换设备A或PCIe交换设备B，直接从缓存地址B读取数据块X，并将该数据块X存储到目标SSD中。目标SSD的控制器，通过PCIe交换设备A或PCIe交换设备B，向控制器B发送数据块X的目标SSD存储地址。控制器B接收数据块X的目标SSD存储地址，建立数据块X的特征值索引，并将索引中的引用计数置为1。控制器B还要记录数据块X的特征值的缓存地址X。当数据块X的特征值存储到SSD中时，控制器B还要记录数据块X的特征值在SSD中的存储地址。控制器B接收数据块X的目标SSD存储地址，向控制器A发送通知。通知中携带数据块X的目标SSD存储地址。控制器A根据控制器B发送的通知，建立数据块X的地址、特征值和数据块X的目标SSD存储地址的对应关系。另一种实现方式，当控制器A只是数据块X所在的LU的归属控制器，但不是数据块X的特征值的归属控制器情况下，控制器A建立数据块X地址、数据块X的特征值和控制器B的地址的对应关系。本发明实施例中的存储阵列，由缓存设备实现数据块X指纹的计算，节省了控制器的计算资源。在将数据块X存储到目标SSD过程，控制器只提供缓存设备M的标识和缓存地址B，由目标SSD的控制器直接从缓存地址B中读取数据块X，节省了控制器的计算资源和内存资源，提高了存储阵列的性能。基于图2所示的存储阵列，根据上述重复数据删除操作，数据写入到SSD。当输入输出管理器A接收到数据读请求，以读取数据块X为例。数据读请求携带数据块X地址。输入输出管理器A，通过PCIe交换设备A向控制器A发送该数据读请求。控制器A判断控制器A是数据块X所在的LU的归属控制器。一种实现方式，控制器A查找待读取数据块X地址、数据块X的特征值和数据块X的目标SSD存储地址的对应关系，确定数据块X的目标SSD存储地址。控制器A通过PCIe交换设备A，向输入输出管理器A发送待数据块X的目标SSD存储地址。输入输出设备A根据待读取的数据块数据块X的目标SSD存储地址，通过PCIe交换设备A或PCIe交换设备B，直接从数据块X的目标SSD逻辑地址中读取数据块X。另一种实现方式，控制器A查找数据块X地址，数据块X的特征值和数据块X的特征值的归属控制器地址的对应关系，确定数据块X的特征值的归属控制器B，查询控制器B中数据块X的特征值索引，确认数据块X的目标SSD存储地址，或者确定数据块X的特征值的归属控制器B，查询控制器B中与数据块X具有相同特征值的数据块的特征值索引，确定与数据块X具有相同特征值的数据块的存储地址，然后从数据块X具有相同特征值的数据块的存储地址中读取数据。当控制器A既是数据块X所在的LU的归属控制器，又是数据块X的特征值的归属控制器情况下，另一种实现方式，控制器A查找待读取数据块X地址和数据块X的特征值的对应关系，根据数据块X的特征值，查询控制器A维护的特征值索引集合A，从而确定待读取的数据块X的存储地址，然后将待读取的数据块X的存储地址发送给输入输出管理器A。输入输出管理器A通过PCIe交换设备A或PCIe交换设备B，从数据块X的存储地址中读取数据块。当图2所示的存储阵列中，写入数据缓存到多个缓存设备时，在进行重复数据删除操作时，只对其中一个缓存设备中的数据进行重复数据删除。具体可以对主缓存设备中的数据进行重复数据删除，也可以根据缓存数据的多个缓存设备的负载，选择一个进行重复数据删除操作。本发明实施例对此不作限定。在本发明实施例中，另一种实施情况，输入输出管理器与控制器可以没有归属的概念，即控制器A不是输入输出管理器A的归属控制器。每个输入输出管理器都保存LU与LU归属的控制器的对应关系。输入输出管理器根据数据操作请求中携带的目标LU的标识，查询目标LU标识与归属控制器的对应关系，确定目标LU的归属控制器，直接通过PCIe交换设备A或PCIe交换设备B，向目标LU的归属控制器发送请求。另外，控制器之间，或者控制器与SSD之间，或者输入输出管理器与控制器之间，输入输出管理器与SSD之间，缓存设备与控制器之间，或者缓存设备与SSD之间，可以通过任一PCIe交换设备通信。本发明实施例中的，目标硬盘存储地址中的目标硬盘中存储数据块X的逻辑存储地址，是指目标硬盘中存储数据块X的逻辑块地址。具体到本发明实施例，则是指目标SSD中存储数据块X的逻辑块地址。本发明实施例图2中，只给了两个控制器、两个交换设备和两个输入输出管理器和一个缓存设备，但具体实现中，控制器、交换设备、输入输出管理器和缓存设备的数量可以根据需要设定，灵活扩展。任一输入输出管理器通过任一交换设备与任一控制器连接，或者任一输入输出管理器通过任一交换设备与任一硬盘连接，或者任一输入输出管理器通过任一交换设备与任一缓存设备连接。任一控制器通过任一交换设备与任一控制器连接，或者任一控制器通过任一交换设备与任一硬盘连接，或者任一控制器通过任一交换设备与与任一缓存设备连接。任一缓存设备通过交换设备与任一硬盘连接。任一两种设备通过任一交换设备实现的连接可实现双向通信。任意两个交换设备直接连接。在本发明实施例提供的存储阵列架构中，逻辑上，将控制器统称为控制器平面，交换设备统称为交换平面，硬盘统称为存储平面，输入输出管理器统称为输入输出管理平面，缓存设备统称为缓存平面。在本发明实施例提供的架构中，数据读写控制与数据读写分离。由控制器实现数据读写控制，而数据读写(或者说读写的数据)不流经控制器，节省了控制器CPU的计算资源和控制器的内存资源，提高数据写入效率，提高了存储阵列的数据处理效率。本发明实施例存储阵列架构可以实现控制器、硬盘等设备的扩展，可根据存储阵列的性能需求，灵活增加控制器、交换设备、硬盘等。当然，本发明实施例中的技术方案也可以应用到存储阵列包含一个输入输出管理器、一个控制器、一个交换设备、一个缓存设备和若干硬盘的场景。在这种场景下，数据写入存储阵列的方式可以参考前述实施例描述。存储阵列中进行重复数据删除的场景参考前面实施例描述。在存储阵列中进行数据读取操作可参考前面的实施例的描述。当然存储阵列也可以包括两个控制器、一个交换设备，两个控制器分别与交换设备连接的场景，在这样场景下进行数据写入、重复数据删除和数据读取操作，也参考前面实施例描述，在此不再赘述。本发明实施例中，设备A，根据设备B的标识和缓存地址A，通过PCIe交换设备A或者PCIe交换设备B，从缓存地址A中读取数据(或称为直接从缓存地址A中读取数据)，或者向缓存地址A写入数据(或称为直接向缓存地址A写入数据)，这种实现方式，具体可以通过直接内存访问技术(DirectMemoryAccess,DMA)技术实现。其中，设备A和设备B代表本发明实施例中具体进行DMA访问的设备。控制器，获取设备B的缓存地址，通过PCIe交换设备A或者PCIe交换设备B，向设备C发送设备B的标识和设备B的缓存地址，因为控制器，通过PCIe交换设备A或者PCIe交换设备B，与设备B通信获取缓存地址，已经知道设备B的标识，所以获取缓存地址，可以向设备C发送设备B的标识和设备B的缓存地址。当然，控制器也可以获取设备B的标识和缓存地址。设备B的标识可以为设备B的地址，或者其他唯一识别该设备的标识。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所公开的系统、方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取非易失性存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个非易失性存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的非易失性存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、磁碟或者光盘等各种可以存储程序代码的介质。