专利名称：借助于位掩码来测试半导体芯片的方法
技术领域：
本发明属于半导体芯片、尤其是存储器芯片的制造的技术领域，并且涉及一种用于测试半导体芯片的方法，其中在要测试的芯片中设置多个测试模式，执行该测试模式并且随后输出测试结果或者测试模式的状态。
背景技术：
半导体芯片、尤其是存储器芯片的制造的一个基本部分是测试所制造的芯片的质量。在质量保证的范围中，为了分离有缺陷的芯片或为了能够尽可能早地引进相应的补救措施，通常早在晶圆级时就在大量芯片上同时进行测试。
在现代芯片制造时，在传统的测试方法中，大量测试模式由测试装置设置(装载)到要测试的芯片中，并且被执行，而检测结果被输出到测试装置。在这种情况下，测试模式可以被存储在相应的测试装置中；芯片通常也配备有相应的测试逻辑，在所述测试逻辑中尤其也可以存储各种测试模式。
现今，通常经由串行接口借助于位串在要测试的芯片中设置测试模式，在该位串中各个位序分别被分配给特定的测试模式。例如，通过位串来激活/去激活测试模式，或者在各个检测模式中设置特定的参数，由此可以改变测试模式，或者例如可以激活/去激活测试模式的特定的子功能。在这种情况下，即使只应执行或改变一个特定的测试模式，完整的位串也总是串行地被传输，其中所述位串包含所有测试模式的位序。
由于芯片结构随着不断进步的小型化而总是更加复杂，所以必须根据所要求的质量保证执行更广泛的测试。但是，这导致连续提供的位串通常变得非常长，并且因此设置或改变单个或者多个测试模式占用很多时间，并且在某些情况下甚至可能变得时间紧迫。主要当在测试过程中多次改变一个或者多个测试模式时出现这个问题，在实践中甚至可能每个测试有几千次情况是如此。这在实践中意味着，因为时间问题，可能经常只是不充分地执行测试或者根本不执行测试，这就导致必须估计已经上市的有缺陷的芯片的增长率。另外，因为测试系统中所有寄存器的位宽在硬件方面是有限的，所以复杂芯片结构所需的非常长的位串不能被所有测试系统处理。这可能导致在生产中花费相当多的额外时间。
发明内容
相对于该背景技术，本发明的目的在于，说明一种用于测试半导体芯片、尤其是存储器芯片的方法，其中与在传统方法的情况下相比，该方法使得能够利用串行接口更快地或者在更短的时间周期内实现设置或者改变测试模式或者控制测试模式功能并且读出测试结果或测试模式的状态(或调整测试模式的值)。
根据本发明的建议，该目的通过一种按照独立权利要求所述的用于测试半导体芯片、尤其是存储器芯片的方法来实现。本发明的有利的改进方案通过从属权利要求的特征来说明。
本发明说明了一种用于测试半导体芯片、尤其是存储器芯片的方法，其中在配备有测试逻辑并且要进行测试的芯片中，借助于串行接口设置至少一个测试模式，一般设置多个测试模式，在所述芯片中执行该测试模式，并且借助于串行接口从所述芯片中输出测试结果或测试模式的状态(或调整测试模式的值)。
当执行本发明方法时，首先提供要测试的芯片，该芯片除了测试逻辑之外还包含至少一个具有多个寄存器的第一寄存器组和至少一个具有多个寄存器的第二寄存器组，所述第一寄存器组中的寄存器的数量和所述第二寄存器组中的寄存器的数量通常是相同的。在这种情况下绝对必要的是，所述第一寄存器组的至少一个寄存器和所述第二寄存器组的至少一个寄存器1∶1地彼此逻辑地组合，其中考虑诸如与、或、异或、非、与非、或非等所有逻辑组合可能性。如果使所述第一和第二寄存器组的所有寄存器彼此逻辑地组合，则这可能是有利的。由于这种情况频繁发生，所以根据本发明优选逻辑状态的转换，但并不局限于此。
因此，根据本发明，能够使一个第一寄存器组与一个第二寄存器组、即所述两个寄存器组的至少分别一个寄存器彼此逻辑地组合。同样地，能够使一个第一寄存器组与多个第二寄存器组、即与该多个第二寄存器组的至少一个寄存器彼此逻辑地组合。同样地，可能存在多个第一寄存器组，其分别固有地与一个或者多个第二寄存器组或者至少与该一个或者多个第二寄存器组的一个寄存器逻辑地组合。
在本发明的一个特别有利的改进方案中，所述第二寄存器组可被自由地编程，也就是说，能够根据相关位的逻辑状态激活或者去激活所述第一与第二寄存器组的寄存器之间的逻辑组合。
所述寄存器例如是常规的锁存装置，在其中分别可以存储位。
根据本发明方法，第一串行位串被存储在所述第一寄存器组中，其中所述第一串行位串的位序可以被分配给至少一个测试模式。在这种情况下，所述第一串行位串可以通过串行接口从所述芯片外部被传输。作为替代方案，所述第一串行位串也可以在芯片内部被产生并被存储在所述第一寄存器组中。如果存在多个第一寄存器组，则第一串行位串可以被存储在上述寄存器组中的每一个中。
随后，例如通过测试装置从所述芯片外部传输测试模式改变位序(或报头或者起始代码)，以便将所述第一寄存器组和所述第二寄存器组之间的逻辑组合应用于存储在第一寄存器组中的第一位串。测试模式改变位序的传输导致，对存储于第一寄存器组中的第一位串、更确切的说是对所述两个寄存器组的那些寄存器执行由第二寄存器组和第一寄存器组之间的逻辑组合所产生的逻辑操作，其中在所述的那些寄存器之间存在逻辑组合并且必要时激活该逻辑组合。
在改变了第一位串的至少一位的逻辑状态之后，执行改变了的测试模式或改变了的测试模式功能，并且借助于串行第二位串经由串行接口输出测试结果或测试模式的状态(或调整测试模式的值)。
在本发明方法中，所述第二寄存器组提供位掩码，所述位掩码有利地是可编程的，并且借助于所述位掩码对第一寄存器组的一个或者多个寄存器进行逻辑操作，以便改变一个或多个测试模式或一个或多个测试模式功能，其中在所述第一寄存器组中存储有第一位串的位序。代替将完整的第一位串存储在所述第一寄存器组中，其中在所述完整的第一位串中实现测试模式/测试模式功能的预期改变，只要仅仅激活相应的位掩码(第二寄存器组)，就足以实现上述改变，由此对第一位串执行对应于测试模式/测试模式功能的预期改变的逻辑操作。可以借助于相应的短位序(例如4位报头)来实现对相应的第二寄存器组的寻址，因此与传统方法相比能够节省时间，其中在所述传统方法中将必须传输完整的位串(例如250-300位)。尤其是以这种方式能够如期望的那样经常接通和关断单个测试模式。如果这种程序对于另一测试模式来说是值得期望的，那么可以简单地对第二寄存器组进行重新编程。借助于相应的地址可以明确地存取每个第一或第二寄存器组。
第二寄存器组可以在任何时间被重新编程，包括当正在执行测试方法的时候。同样地，也可以使第二寄存器组处于可定义的初始状态(默认状态)。
根据本发明方法的另一有利的改进方案，m个第一位串和/或所述第二位串中的至少一个可以设置有至少一个二进制校验位。对于该二进制校验位处于其两个逻辑状态的第一逻辑状态(校验位没有被“设置”，所述第一逻辑状态例如用逻辑值“0”表示)的情况，该校验位导致测试逻辑跳过相关位串的跟随所述校验位的位，直到测试逻辑检测到处于例如用例如逻辑值“1”表示的另一、即第二逻辑状态的相关位串的另一校验位为止。另一方面，对于该二进制校验位处于其两个逻辑状态的第二逻辑状态(校验位被“设置”)的情况，该校验位导致测试逻辑不跳过相关位串的跟随所述校验位的位，而是读入所述相关位串的位，直到测试逻辑检测到处于另一、即第一逻辑状态的位串的另一校验位为止。
因此，借助于本发明方法，能够有利地借助于校验位将整个位串细分成多个位序，其中各个位序的位根据其在前的校验位的逻辑状态由测试逻辑跳过，或者由测试逻辑读入并作为测试结果或者作为测试模式的状态(或者调整测试模式的值)输出。换句话说，只有具有被设置的校验位的位序的位才被读入到测试逻辑中，而具有未设置的校验位的位序的位不被读入到测试逻辑中，因此在完整的位串的所有位不必被读入到测试逻辑中的情况下，能够仅仅控制确定的或者可确定的测试模式或者测试模式功能。同样地，当输出测试结果时，能够仅仅设置那些与测试模式或者测试模式功能的那些位序相关的校验位，其中应针对所述测试模式或者测试模式功能的那些位序输出测试结果。
由于具有未设置的校验位的位序的位可以在输入和输出位串的过程中由测试逻辑跳过，所以能够在对寄存器组进行编程时或者在输出测试结果时极其有利地节省时间。
在本发明方法中，具有前置的校验位的位序可以被分配给一个或者多个测试模式，在这种情况下可能有利的是，具有前置的校验位的位序的位只被分配给单个测试模式。该测试模式可以通过分配给它们的位序的位来激活/去激活。同样地，测试模式的参数能够通过分配给测试模式的位序的位来改变，由此特定功能可被改变或者特定子功能可被激活/去激活。
另外，在本发明方法中，具有前置的校验位的位序可被分配给一个或者多个测试模式功能，在这种情况下可能有利的是，具有前置的校验位的位序的位只被分配给单个测试模式功能。该测试模式功能可以通过分配给它们的位序的位来激活/去激活。同样地，由此测试模式功能可被改变。
在本发明方法中，此外可能有利的是，校验位位于第一和/或第二位串之前，这可能导致，根据校验位是否被设置，完整的位串的位由测试逻辑读入或者由测试逻辑跳过。例如如果多个不同的位串突然被串行地传输到要测试的芯片，或者多个不同的位串突然由芯片输出，但是应只考虑其中的单个位串，则这可以证明是有利的。在这种情况下，校验位可以位于标识该位串的位串报头之前。
因此，在本发明方法中，校验位可以位于完整的位串之前，这导致根据校验位是否被设置，位串的位被读入到测试逻辑中/从测试逻辑中读出或者由测试逻辑跳过。另外，校验位可以位于可被分配给至少一个或者单个测试模式的一个、多个、或者所有位序之前，这导致根据校验位是否被设置，位序的位被读入到测试逻辑中/从测试逻辑中读出或者由测试逻辑跳过。另外，校验位可以位于可被分配给至少一个或者仅仅一个单个测试模式功能的一个、多个或者所有位序之前，这导致根据校验位是否被设置，位序的位被读入到测试逻辑中/从测试逻辑中读出或者由测试逻辑跳过。在最后提及的措施情况下，表述“测试模式功能”也应包括测试模式子功能、即测试功能的其他变异，这些变异在实际意义上也是测试模式功能。
因此，上述将完整的位串细分成总是更小的每个都具有前置的校验位的位序能够通过只设置相关位序的校验位来有针对性地控制测试模式或者测试模式功能。然而，从在测试设备和要测试的芯片之间串行传输位串时节省时间的观点看，将位串细分成总是更小的位序是受限制的，以便位序的至少一位能由测试逻辑跳过。在这方面，校验位位于位串的每一位之前是没有意义的，因为与位串的传统传输相比这不会引起时间节省。换句话说，被分配给测试模式或者测试模式功能的位序应该包含至少两位。
本发明方法就其应用而言不局限于任何方面。应该仅作为例子提及的是，借助于本发明方法能够调整电压或者电流。
现在，将参考附图基于可仿效的实施例更详细地说明本发明。
图1示意性地示出本发明方法的第一可仿效的实施例；图2示意性地示出本发明方法的第二可仿效的实施例；图3示意性地示出本发明方法的第三可仿效的实施例。
具体实施例方式
首先应参考图1，图1示意性地示出本发明方法的第一可仿效的实施例。在这种情况下，假设芯片包括第一寄存器组和第二寄存器组，其寄存器借助于转换操作1∶1地彼此逻辑地组合。在这种情况下，第二寄存器组是可自由编程的。
在本发明方法中，首先以第二寄存器组的位序RS2的形式对位掩码进行编程。该位序RS2包含报头H和80个掩码位MB1，MB2，...，MB80，其中只有两位被设置、即具有逻辑值1，也就是MB13和MB71。这表示只针对掩码位MB13和MB71在第一寄存器组的相应位处、即与其逻辑地组合的位处发生转换。
在改变(重新编程)之前，第一位串RS1位于第一寄存器组中。该第一位串RS1包含80个位，其中这80个位各自都分配有测试模式，即TM1，TM2，...，TM80。测试模式随后通过被传输到芯片的位序PR进行编程。位序PR导致位掩码、即第二寄存器组的逻辑操作被应用于第一寄存器组。这最终在第一寄存器组中导致第一位串RS1′，在这种情况下，测试模式TM13和TM71的位13和17相对于第一位串RS1被转换。通过应用位掩码(第二寄存器组)，因此能够以简单的方式执行对测试模式TM13和TM71的那些改变，其中这些改变对应于相关位的转换。例如，这可能包括这些测试模式的激活/去激活。矩形框标识执行转换的位。
图2示意性地示出本发明方法的第二可仿效的实施例，为了避免不必要的重复，只说明与图1的可仿效的实施例的区别。在图2的例子中，提供了两个位掩码(即两个寄存器组)。首先利用两个位序RS21和RS22对这两个位掩码进行编程。借助于编程，在第一位掩码中，通过RS21来设置掩码位MB13和掩码位MB 71(逻辑状态“1”)，也就是说只对这些掩码位进行转换。另一方面，借助于编程，在第二位掩码中，通过RS22来设置掩码位MB3(逻辑状态“1”)，也就是说只对该掩码位进行转换。RS1说明在激活位掩码之前位于第一寄存器组中的第一位串。该第一位掩码通过位序PR1来激活，该位序PR1导致测试模式TM13和TM71的位被转换。作为结果产生改变了的第一位串RS1′。另一方面，通过位序PR2激活第二位掩码，该位序PR2导致测试模式TM3的位被转换。作为结果产生改变了的第一位串RS1″。
图3示意性地示出本发明方法的第三可仿效的实施例，为了避免不必要的重复，只说明与图1的可仿效的实施例的区别。在图3的可仿效的实施例中，只提供一个位掩码(即一个第二寄存器组)。与图1的可仿效的实施例相比，在芯片内基于测试模式产生该位掩码(即第二寄存器组中的寄存器的逻辑状态)。因此，设置大量掩码位，其中有掩码位MB1和MB3。
RS1说明在激活位掩码之前位于第一寄存器组中的第一位串。第一位掩码通过位序PR1来激活，该位序PR1导致测试模式TM2和TM80的位被转化。作为结果产生改变了的位串RS1′。该第一位掩码重新通过位序PR2来激活，该位序PR2导致测试模式TM0和TM80的位重新被转换。作为结果产生与第一位串RS1相同的第一位串RS″。这样，能够以一种非常简单的方式在测试模式的不同状态之间来回切换。
权利要求
1.一种用于测试半导体芯片、尤其是存储器芯片的方法，其中在具有测试逻辑的要测试的芯片中设置至少一个测试模式，在所述芯片中执行所述测试模式，并且从所述芯片中输出测试结果或者所述测试模式的状态，其特征在于，该方法包括以下步骤提供芯片，该芯片包括至少一个具有多个寄存器的第一寄存器组和至少一个具有多个寄存器的第二寄存器组，所述第一寄存器组的至少一个寄存器和所述第二寄存器组的至少一个寄存器1∶1地彼此逻辑地组合；在所述第一寄存器组中存储第一串行位串，该第一串行位串的位序可被分配给至少一个测试模式；传输位序，以便将所述第一寄存器组和所述第二寄存器组之间的逻辑组合应用于存储在所述第一寄存器组中的第一位串；借助于串行第二位串读出测试结果或者测试模式的状态。
2.按照权利要求1所述的方法，其特征在于，在所述第一和第二位串的所有寄存器之间存在1∶1的逻辑组合。
3.按照权利要求1或者2所述的方法，其特征在于，所述第二寄存器组的寄存器能够被编程用于激活/去激活其逻辑组合。
4.按照上述权利要求之一所述的方法，其特征在于，从所述芯片的外部传输存储在所述第一寄存器组中的第一串行位串。
5.按照上述权利要求1至3之一所述的方法，其特征在于，在所述芯片的内部产生存储在所述第一寄存器组中的第一串行位串。
6.按照上述权利要求之一所述的方法，其特征在于，所述寄存器1∶1的逻辑组合是一种转换。
7.按照上述权利要求之一所述的方法，其特征在于，所述第一位串设置有至少一个二进制校验位，所述测试逻辑通过处于第一逻辑状态的校验位这样来控制，使得跳过所述位串的跟随所述校验位的位，直到所述测试逻辑检测到处于第二逻辑状态的校验位为止，并且所述测试逻辑通过处于所述第二逻辑状态的校验位这样来控制，使得不跳过所述第一位串的跟随所述校验位的位，直到所述测试逻辑检测到处于所述第一逻辑状态的校验位为止。
8.按照上述权利要求之一所述的方法，其特征在于，所述第二位串设置有至少一个二进制校验位，所述测试逻辑通过处于第一逻辑状态的校验位这样来控制，使得跳过所述位串的跟随所述校验位的位，直到所述测试逻辑检测到处于第二逻辑状态的校验位为止，并且所述测试逻辑通过处于所述第二逻辑状态的校验位这样来控制，使得不跳过所述位串的跟随所述校验位的位，直到所述测试逻辑检测到处于所述第一逻辑状态的校验位为止。
9.按照权利要求7或者8所述的方法，其特征在于，校验位处于所述位串的被分配给至少一个测试模式的位序之前。
10.按照权利要求7或者8所述的方法，其特征在于，校验位处于所述位串的被分配给单个测试模式的位序之前。
11.按照权利要求7或者8所述的方法，其特征在于，校验位处于所述位串的被分配给至少一个测试模式功能的位序之前。
12.按照权利要求7或者8所述的方法，其特征在于，校验位处于所述位串的被分配给单个测试模式功能的位序之前。
13.按照上述权利要求7至12之一所述的方法，其特征在于，校验位处于至少一个位串之前。
14.按照上述权利要求7至13之一所述的方法，其特征在于，校验位处于所有的被分配给至少一个测试模式的位序之前。
15.按照上述权利要求7至13之一所述的方法，其特征在于，校验位处于所有的被分配给单个测试模式的位序之前。
16.按照上述权利要求7至15之一所述的方法，其特征在于，分配给测试模式的位序被用于激活或者去激活该测试模式。
17.按照上述权利要求7至15之一所述的方法，其特征在于，分配给测试模式或者测试模式功能的位序被用于设置该测试模式的参数。
全文摘要
本发明涉及一种用于测试半导体芯片、尤其是存储器芯片的方法，其中在具有测试逻辑的要测试的芯片中设置至少一个测试模式，在所述芯片中执行所述模式，并且从所述芯片中输出测试结果或者所述测试模式的状态，该方法包括以下步骤提供芯片，该芯片包括至少一个具有多个寄存器的第一寄存器组和至少一个具有多个寄存器的第二寄存器组，第一寄存器组的至少一个寄存器和第二寄存器组的至少一个寄存器1∶1地彼此逻辑地组合；在第一寄存器组中存储第一串行位串，该第一串行位串的位序可被分配给至少一个测试模式；传输位序，以便将第一寄存器组和第二寄存器组之间的逻辑组合应用于存储在第一寄存器组中的第一位串；借助于串行第二位串读出测试结果。
文档编号G11C29/48GK1805053SQ20051012858
公开日2006年7月19日 申请日期2005年11月29日 优先权日2004年11月29日
发明者J·卡尔朔伊尔, U·哈特曼, P·施特拉克 申请人:因芬尼昂技术股份公司