专利名称：一种数据采样/保持方法及其电路的制作方法
技术领域：
本发明涉及集成电路领域的一种数据采样/保持方法及其电路。
技术背景数据采样/保持电路是用在模拟/数字(A/D)转换系统中的一种电路，作用 是采集模拟输入信号在某一时刻的瞬时值，并在模数转换器进行转换期间保持 输出电压不变，以供模数转换。在CMOS工艺中，简单的采样/保持电路是由一个M0S管和一个电容组成的。 如图l，当Vg为高电平时，丽0S管导通(丽OS管相当于一个线性电阻)，于是 输出Vout跟随输入Vin变化；当Vg为低电平时，丽0S管截止，于是输出和输 入被隔开，电容上保存了丽0S截止前一瞬间的输入信号Voutl。实际应用中，图l中的电路不足之处是当NMOS管关断时，时钟渍通和电 荷注入效应会对输出产生影响，同时由于是对电容上极板采样，电路对寄生电 容敏感。发明内容有鉴于此，本发明的目的在于提供一种数据采样/保持方法及其电路，以减 小时钟溃通和电荷注入效应对采样输出的影响。为实现上述发明目的，本发明采用的技术方案如下一种数据采样/保持方法，其特征在于包括如下步骤将采样电容上极板接地；将采样输入信号连接到采样电容下极板；断开采样电容上极板与地的连接；断开采样电容下极板与采样输入信号的连接。所述采样电容上极板通过一模拟开关与地连接，模拟开关的闭合和断开分
别控制采样电容上极板与地的连接和断开。所述采样输入信号通过一模拟开关与采样电容下极板连接，模拟开关的闭 合和断开分别控制采样电容下极板与采样输入信号的连接和断开。所述模拟开关采用晶体管，晶体管的导通和截止由采样控制信号控制。本发明还提供一种数据采样/保持电路，包括第一模拟开关和采样电容，第 一模拟开关具有一输入端、 一输出端和一控制端，所述采样电容的下极板与第 一模拟开关的输出端连接，其特征在于该数据采样/保持电路还包括第二模拟开 关，第二模拟开关具有一输入端、 一输出端和一控制端，第二模拟开关的输出 端与所述采样电容的上极板连接形成采样输出端。所述第一模拟开关的控制端接第一采样控制信号，其输入端接采样输入信号。所述第二模拟开关的控制端接第二采样控制信号，其输入端接地。 所述第一、第二模拟开关分别采用第一、第二晶体管，两个晶体管具有第一、第二和第三电极，所述第一、第二和第三电极分别对应模拟开关的控制端、输入端和输出端。所述第一、第二晶体管为第一、第二醒0S管，所述第一、第二和第三电极 分别为栅极、源极和漏极所述第一丽os管的栅极接第一采样控制信号，其源极接采样输入信号，所 述第二雨os管的栅极接第二采样控制信号，其源极接地，第一采样控制信号的下降沿迟于第二采样控制信号的下降沿。本发明突破传统方法，提供一种对采样电容下极板进行采样的数据采样/保 持方法及其电路。通过一个模拟开关控制采样输入信号和采样电容下极板的连 接和断开，通过另一个模拟开关控制采样电容上极板和接地端之间的连接和断 开，采用不同的采样控制信号按一定的控制时序控制两个模拟开关的通断，实 现数据的采样和保持。本发明的有益效果在于通过采样电容下极板对采样输入信号进行数据釆集，减小了时钟溃通和电 荷注入效应对采样输出的影响，同时避免了寄生电容对电路的影响。
下面结合附图和具体实施方式
对本发明作进一步的阐述。 附图1为传统的数据采样/保持电路原理图及其简单时序附图2为本发明的数据采样/保持电路原理图及其简单时序图； 附图3为本发明的应用实例的电路结构图； 附图4为本发明的应用实例的分部等效电路图。
具体实施例方式
如图2 (a)所示， 一种数据采样/保持电路，包括第一丽OS管Ma、采样电 容C、第二丽0S管Mb。第一丽OS管Ma的源极和采样输入信号Vin连接，其漏 极与采样电容C的下极板连接。采样电容C的上极板连接第二醒0S管Mb的漏 极形成采样输出端A，第二丽0S管Mb的源极接地。第一 NM0S管Ma的栅极受第 一采样控制信号O控制，第二丽0S管Mb的栅极受第二采样控制信号Ob控制， 第一采样控制信号O和第二采样控制信号Ob的时序见图2 (b)。电路的数据采样/保持原理如下先将采样控制信号O和Ob设置为高电平，第一 画0S管Ma和第二丽0S管 Mb导通，采样电容C的上极板即采样输出端A接地，采样输入信号Vin输入到 采样电容C的下极板，采样电容C两极板间的电压Vout随着采样输入电压Vin 作相应变化。然后第二采样控制信号Ob由高变低，这时第二丽OS管Mb截止， 釆样电容C的上极板和地之间的通路被截断，采样电容C极板上的电荷也因此 失去放电回路。此时采样电容C极板上保存的电荷为e-CWw。此后，无论电容 下极板的电压如何变化，采样电容C两极板间的电压差AF始终保持不变。延迟 一段时间后，第一采样控制信号O变为低电平，第一NMOS管Ma关断，采样电 容C上极板电压为FoW = W"l + Ar，其中Vinl为第一醒OS管Ma关断瞬间采样输 入信号的电压值。从图2中可以看出，当第一NM0S管Ma关断后，即使其沟道 内有电荷注入到电容上，采样电容C的上极板即采样输出端A的电压 化w = +AF始终不变，因此减小了电荷注入效应对采样输出电压值的影响， 同时避免了寄生电容对电路的影响。
下面介绍本发明具体的一种应用实例。
应用实例以本发明所述的数据采样/保持方法及其电路为基础，加上单位 增益缓冲器，可以构成单位增益采样器。单位增益采样器最大的优点是电荷注 入与输入无关。同时，衬底耦合噪声既可以看作是采样器的采样/保持电路的采 样输入电压(在采样阶段时)，也可以看作是采样器的采样输出电压(在保持阶 段时)。由于在任一阶段，采样器都直接控制着该电压，因此有效抑制了衬底耦 合噪声对电路性能的影响。以该单位增益采样器为基础，可以实现了一个8位 的逐次逼近型模数转换器电路。
电路结构图如图3所示，图3中N:8。采样电容阵列中九个采样电容的上极板均与一比较器的负相输入端连接， 下极板通过选择开关可以与采样输入信号Vin或接地端连接(选择开关闭合时， 下极板和采样输入信号Vin连接，选择开关断开时，下极板和接地端连接)。比 较器的正相输入端接地。 一复位开关连接在比较器的负相输入端和输出端之间。 比较器的输出端还与模块逐次逼近寄存器SAR连接。在数据采样/保持阶段，首先闭合复位开关，使比较器负相输入端虚地，采 样电容阵列放电，执行该操作可使模数转换器实现自动失调抑制。这是因为当 复位开关闭合时，比较器构成了一个单位增益缓冲器，采样电容阵列被充电到 比较器的失调电压Vos。这要求比较器必须有稳定的单位增益，复位阶段必须进 行内部补偿。接着，闭合选择开关，采样输入信号Vin经采样电容下极板采样 进入采样电容阵列。此时复位开关仍然闭合，采样电容的上极板虚地，等效电 路见图4 (a)。然后，断开复位开关，再断开选择开关，此时采样电容的下极板 接地，上极板的电压变为(Vos-Vin)，完成了数据采样/保持过程，等效电路见 4 (b)。模数转换过程开始时，将最高位(2N—。采样电容的下极板接参考电压Vref， 见图4 (c)，比较器的输出就是D^。在模块逐次逼近寄存器SAR的作用下， 如果比较器输出为高，则最高有效位(MSB)的采样电容下极板一直接Vref; 如果比较器输出为低，则最高有效位(MSB)的采样电容下极板接地。采样电 容阵列的上极板电压Vtop变为 j/jtop = + F(w + Z)w -1 Fre/ / 2以相同方式测试下一有效位(2N—2)的采样电容，如图4 (d)。测试该采样 电容后，采样电容阵列上极板电压Vtop变为 = + ■ + Z)w -1 J^e/ / 2 + Dw - 2 Fre/ / 4余下的采样电容继续按相同的方法转换，直到采样电容阵列上极板电压Vtop收 敛到失调电压值Vos (需满足转换器的分辨率要求)，这时7鄉=+ Fa + Z)w-i*rre/72 + Z)w-2*Fre//4 +...+ ￡>1*^/72^2+ JDo /2AM aFos注意到，初始采样电容阵列的电荷被再分配到那些下极板接Vref的采样电 容上。附图3中采样输入信号Vin处的选择开关和比较器输入、输出端之间的复 位开关分别对应图2中的第一NMOS管Ma和第二NMOS管Mb，只要合理选
择控制时钟时序，就能满足先断开复位开关使采样电容上极板和地断开连接，然后再断开选择开关使电容下极板和采样输入信号Vin断开连接，即采用本发明所述数据采样/保持方法，通过该方法就能有效地减小电荷注入对采样输出的 影响。尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式 中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的 人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限 定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
权利要求
1. 一种数据采样/保持方法，其特征在于包括如下步骤 将采样电容上极板接地； 将采样输入信号连接到采样电容下极板；断开采样电容上极板与地的连接；断开采样电容下极板与采样输入信号的连接。
2. 如权利要求1所述的数据采样/保持方法，其特征在于所述采样电容上 极板通过一模拟开关与地连接，模拟开关的闭合和断开分别控制采样电容上极 板与地的连接和断开。
3. 如权利要求1所述的数据采样/保持方法，其特征在于所述采样输入信 号通过一模拟开关与采样电容下极板连接，模拟开关的闭合和断开分别控制采 样电容下极板与采样输入信号的连接和断开。
4. 如权利要求2或3所述的数据采样/保持方法，其特征在于所述模拟开 关采用晶体管，晶体管的导通和截止由采样控制信号控制。
5. —种数据采样/保持电路，包括第一模拟开关和采样电容，第一模拟开 关具有一输入端、 一输出端和一控制端，所述采样电容的下极板与第一模拟开 关的输出端连接，其特征在于该数据采样/保持电路还包括第二模拟开关，第二 模拟开关具有一输入端、 一输出端和一控制端，第二模拟开关的输出端与所述 采样电容的上极板连接形成采样输出端。
6. 如权利要求5所述的数据采样/保持电路，其特征在于所述第一模拟开 关的控制端接第一采样控制信号，其输入端接采样输入信号。
7. 如权利要求5所述的数据采样/保持电路，其特征在于所述第二模拟开 关的控制端接第二采样控制信号，其输入端接地。
8. 如权利要求5所述的数据采样/保持电路，其特征在于所述第一、第二 模拟开关分别采用第一、第二晶体管，两个晶体管具有第一、第二和第三电极， 所述第一、第二和第三电极分别对应模拟开关的控制端、输入端和输出端。
9. 如权利要求8所述的数据采样/保持电路，其特征在于所述第一、第二 晶体管为第一、第二丽0S管，所述第一、第二和第三电极分别为栅极、源极和 漏极。
10.如权利要求9所述的数据采样/保持电路，其特征在于所述第一 NM0S 管的栅极接第一采样控制信号，其源极接采样输入信号，所述第二丽OS管的栅 极接第二采样控制信号，其源极接地，第一采样控制信号的下降沿迟于第二采 样控制信号的下降沿。
全文摘要
本发明公开一种数据采样/保持方法，其特征在于包括如下步骤将采样电容上极板接地；将采样输入信号连接到采样电容下极板；断开采样电容上极板与地的连接；断开采样电容下极板与采样输入信号的连接。本发明还公开了一种基于上述方法的数据采样/保持电路。本发明的有益效果在于通过采样电容下极板对采样输入信号进行数据采集，减小了时钟溃通和电荷注入效应对采样输出的影响，同时避免了寄生电容对电路的影响。
文档编号G11C27/00GK101123122SQ200710151208
公开日2008年2月13日 申请日期2007年9月14日 优先权日2007年9月14日
发明者江石根, 雷红军 申请人:苏州市华芯微电子有限公司