一种存储器电路及其操作方法与流程

本发明一般是有关于一种存储器集成电路，且特别是有关于一种存储器集成电路的字线驱动器。

背景技术：
存储器集成电路以字线驱动器驱动的字线存取存储器单元。为了减低芯片的尺寸以及更严格的功率要求的趋势，两个晶体管(2T)的字线驱动器成为另一种选择。然而，众所周知2T字线驱动器的晶体管的栅极介电层承受大的电场应力。举例来说，美国专利局公开号2011/0149675设计的2T字线驱动器需要负的输入偏压，以在通过2T字线驱动器的p型晶体管放电一字线时，导通2T字线驱动器的p型晶体管。若设计的2T字线驱动器没有负的输入偏压，2T字线驱动器的p型晶体管将不会有足够长的时间将字线放电至地。

技术实现要素：
本发明一般是有关于一种存储器集成电路，且特别是有关于一种存储器集成电路的字线驱动器。本发明的一方面提供一种存储器电路。该存储器电路包括一个字线驱动器及一个控制电路。该字线驱动器接收一第一电压参考信号、一第二电压参考信号以及一输入信号。该字线驱动器具有一输出端，该输出端耦接至一字线。该控制电路，通过施加该输入信号至该字线驱动器的输入端以被设置为不选择该字线。举例来说，在一写入操作期间，该字线不被选择以指示不被写入的字线，而另一字线被选择以被写入。如下列讨论的内容，通过分享同一电压极性，晶体管(例如字线驱动器的p型晶体管)上的电压应力会被减少。本发明的另一方面提供一种操作存储器的方法说明如下。一字线驱动器接收一第一电压参考信号、一第二电压参考信号以及一输入信号。该字线驱动器具有一输出端，该输出端耦接至一字线。且通过施加该输入信号至该字线驱动器的输入端以不选择该字线。其中该输入信号具有至少一选择值及一不选择值其中之一，该选择值及该不选择值在一写入操作期间具有一相同电压极性。本发明的另一方面提供一种存储器电路。该存储器电路包括一个具有第一p型晶体管及第一n型晶体管的字线驱动器以及一控制电路。该第一p型晶体管，具有一第一电流输出端用以接收一第一电压参考信号。该第一n型晶体管，具有一第二电流输出端用以接收一第二电压参考信号。其中该第一p型晶体管及该第一n型晶体管电耦接在一起作为一第一互补式金属氧化物半导体(CMOS)反流器。该第一互补式金属氧化物半导体(CMOS)反流器具有一第一输入端用以接收一输入信号，该第一互补式金属氧化物半导体(CMOS)反流器具有一第一输出端耦接至一字线。该字线驱动器被设置为接收多个不选择信号的任何一个足以不选择对应的字线其中之一。该控制电路通过施加该第一电压参考信号至该第一p型晶体管的第一电流输出端以被设置为不选择该字线，且该控制电路被设置为不选择该字线，通过施加该输入信号至该第一互补式金属氧化物半导体(CMOS)反流器的该第一输入端。该第一电压参考信号具有至少一第一参考值及一第二参考值其中之一，该第一参考值大于该第二参考值。该输入信号具有至少一选择值及一不选择值其中之一，该选择值及该不选择值在一写入操作期间具有与第一参考电值相同的一相同电压极性。这些方面的不同实施例讨论如下依据本发明的一具体实施例，在该字线不被选择而另一字线被选择的一操作期间，该控制电路防止该字线仅通过该字线驱动器的一p型晶体管放电。通过相似尺寸的晶体管，通过p型晶体管放电慢于通过n型晶体管放电。不被选择的字线通过防止仅通过p型晶体管放电，以使放电较快。依据本发明的另一具体实施例，该输入信号具有至少一选择值(例如用以指示该字线会被写入)及一不选择值(例如用以指示该字线不会被写入)其中之一。该选择值及该不选择值在一写入操作期间具有一相同电压极性。依据本发明的另一具体实施例，该第一电压参考信号是从一总体字线接收。该总体字线选择或不选择位置互相接近的多条字线。依据本发明的另一具体实施例，该字线不被选择，是反应于该控制电路施加该第一电压参考信号至该字线驱动器的该第一p型晶体管的一第一电流输送端。依据本发明的另一具体实施例，该字线被选择，是反应于该控制电路施加该输入信号，该输入信号具有一选择值用以导通该字线驱动器的该第一p型晶体管以及该字线驱动器的该第一n型晶体管。通过控制输入信号(如图1所示的信号PP)以追踪NMOS晶体管的阈值电压，在p型晶体管及n型晶体管皆导通时，防止过多的漏电。接着，确保NMOS导通状态使漏电维持在说明目标规格的高边界。依据本发明的另一具体实施例，该字线被选择，是反应于该控制电路施加该输入信号，该输入信号具有一选择值，该选择值小于该第一电压参考信号，且大于该第二电压参考信号。与一般的反流器不同，输入电压等于任一反流器接收的参考电压。依据本发明的另一具体实施例，该字线被选择以具有一写入电压，该写入电压小于该第一电压参考信号，且大于该第二电压参考信号。这起因于反流器的输入电压的中间值。依据本发明的另一具体实施例，该字线被充电至一写入电压，是反应于该字线驱动器接收一第一选择信号的一第一选择值及一第二选择信号的一第二选择值。该字线被选择以对耦接至该至少一字线之一或多个存储器单元执行程序操作。若任何一个或两个选择信号具有一不选择值，则该字线不被选择。该字线不被选择以对未耦接至该字线之一或多个存储器单元执行程序操作。依据本发明的另一具体实施例，改变该字线的一字线电压的连续操作被足够放电该字线的时间分开。在读取操作期间，该字线是在稳定的电压电平。当PMOS及NMOS皆导通时，该字线电压电平由PMOS及NMOS晶体管两个的阈值电压决定，这两个阈值电压根据温度及工艺而有所不同。因此，难以定义一个精确的读取字线电压电平。此外，虽然读取操作的承受应力小于写入操作的承受应力，但如果有必要，我们仍可以使用在读取或者擦除操作。本发明公开了多个方面的各种具体实施例。附图说明图1为显示依据本发明包含反流器的2T字线驱动器的一例的电路图，该2T字线驱动器包含n型晶体管及p型晶体管，在一写入操作期间，反流器的输入端接收正电压以对耦接至反流器输出端的字线放电。图2为显示图1的2T字线驱动器的节点的深度截面图。图3为显示图1的2T字线驱动器的阵列的方块图，从2T字线驱动器阵列中的多条线的节点接收信号，使信号选择特定的2T字线驱动器以驱动字线后续阵列中特定的字线。图4为显示图1的2T字线驱动器的节点的读取偏压配置的一例的表格。图5为显示图1的2T字线驱动器的节点的写入偏压配置的另一例的表格。图6为显示2T字线驱动器的阵列的一例的方块图，被选择的字线正进行充电，而相邻的不被选择的字线电容性地耦接至被选择的字线，以通过2T字线驱动器的反流器的n型晶体管或p型晶体管放电。图7为显示图6的2T字线驱动器的三个阵列的电压对时间图，被选择的字线正进行充电至写入电压，而相邻的不被选择的字线电容性地耦接至被选择的字线，根据放电的晶体管以不同的速率放电。图8为显示2T字线驱动器的阵列的简化图，被选择的字线正进行充电，而相邻的不被选择的字线电容性地耦接至被选择的字线，主要通过2T字线驱动器的反流器的n型晶体管放电。图9为显示图8的2T字线驱动器的三个阵列的电压对时间图，被选择的字线正进行充电至写入电压，而相邻的不被选择的字线电容性地耦接至被选择的字线，以主要通过2T字线驱动器的反流器的n型晶体管放电。图10为显示字线地址信号及字线电压的电压对时间图，其中在多个字线地址连续传送期间皆没有延迟。图11为字线地址信号及字线电压的电压对时间图，其中在多个字线地址连续传送期间有延迟。图12为显示总体字线驱动器的电路图。图13为显示包含使用上述改进的2T字线驱动器的存储器阵列的集成电路的方块图。图14为显示包含n型晶体管及p型晶体管的2T字线驱动器的一例的电路图，该p型晶体管接收负栅极电压而导通。图15为显示包含n型晶体管及空乏型p型晶体管的2T字线驱动器的一例的电路图，该p型晶体管接收非正栅极电压而导通。图16为显示具有5个电压节点的2T字线驱动器的深度截面图。图17为显示图12T字线驱动器的5个电压节点的偏压配置的一例的表格。图18为显示图22T字线驱动器的5个电压节点的偏压配置的另一例的表格。图19为显示具有一般的负电压的2T字线驱动器的偏压配置的又一例的表格。图20为显示2T字线驱动器的阵列的方块图，2T字线驱动器阵列中的5个节点接收多个字线的信号，使信号选择特定的2T字线驱动器以驱动字线后续阵列中特定的字线。图21为显示图7的2T字线驱动器的阵列的方块图，显示地址配置的一例，以根据两个分开的地址线从阵列中...