采用8T高性能单端口位单元的高性能双端口SRAM架构的制造方法与工艺

技术特征：
1.一种用于连接以接收时钟信号、读地址信号和写地址信号的8T存储位单元，其包括：读字线；写字线；读地址锁存/时钟电路，其接收所述时钟信号和所述读地址信号以在第一时钟周期状态期间开始读操作；写地址触发/时钟电路，其接收所述时钟信号和所述写地址信号以在第二时钟周期状态期间开始写操作；和反相器，所述反相器用于接收和反相所述时钟信号，以及将所述反相时钟信号施加至所述写地址触发/时钟电路；其中在所述第二时钟周期状态期间，所述读地址锁存/时钟电路开始读字线预充电操作，以及在所述第一时钟周期状态期间，所述写地址触发/时钟电路开始写字线预充电操作。2.根据权利要求1所述的8T存储位单元，其中所述第一时钟周期状态是高位时钟周期状态，并且所述第二时钟周期状态是低位时钟周期状态。3.根据权利要求2所述的8T存储位单元，其中所述高位时钟周期状态和低位时钟周期状态均发生于单个时钟周期内。4.根据权利要求2所述的8T存储位单元，其中所述写地址触发/时钟电路包括自由自定时器，其中如果超过第一预定时间后所述低位时钟周期状态还在持续，则所述自由自定时器在第二预定时间结束所述写操作，所述第二预定时间小于所述第一预定时间。5.一种存储阵列，包括：多个8T存储位单元，每个所述8T存储位单元用于连接以接收时钟信号、读地址信号和写地址信号，每个所述8T存储位单元包括：读字线；写字线；读地址锁存/时钟电路，其接收所述时钟信号和所述读地址信号以在第一时钟周期状态期间开始读操作；写地址触发/时钟电路，其接收所述时钟信号和所述写地址信号以在第二时钟周期状态期间开始写操作；和反相器，其用于接收和反相所述时钟信号，并且将所述反相时钟信号施加至所述写地址触发/时钟电路；其中在所述第二时钟周期状态期间，所述读地址锁存/时钟电路开始读字线预充电操作，以及在所述第一时钟周期状态期间，所述写地址触发/时钟电路开始写字线预充电操作。6.根据权利要求5所述的存储阵列，其中所述第一时钟周期状态是高位...