专利名称：记录/再现装置,记录方法,以及记录/再现的方法
技术领域：
本发明涉及到记录/再现装置，记录方法，以及记录/再现的方法，特别是涉及到在执行N倍速再现时能够再现出高质量图像的记录/再现装置，记录方法，以及记录/再现的方法。
在模拟的盒式录像机中，图像信号是以场为单位记录在轨迹上的。在通常的再现模式下，从以场为单位的轨迹中按顺序执行再现，从而再现出正常的电影。
另外，在N倍速的再现(变速再现)中，例如双倍速或是三倍速，在一个场的周期中执行N个轨迹的再现。因此，在执行N倍速的再现时，从轨迹的局部再现的图像被合成，这样就会产生许多噪声，因而不能再现出高质量的图像。
与此相反，例如在模拟的视盘上，在一转中记录一帧(两场)图像数据。因此，甚至在从这种视盘上执行N倍速的再现时，通过对指定的场或是帧执行完全再现，仍可以获得低噪声的高质量图像。
因此，如果不是将视频信号记录在磁带上而是记录在硬盘或光盘一类的盘上，即使是执行N倍速的再现，仍可以获得低噪声的图像，因为可以在盘上的任意位置执行再现(随机访问)。
对于硬盘和光盘一类的记录介质来说，它们的标准不是以按照视频信号的需要来确定的。作为在介质上记录或是再现单位的扇区与一个帧或是场不是对应的。因此，这种记录介质的问题是在执行变速再现时，寻找起始帧地址的计算工作非常复杂并且耗费时间。
因此，本发明的目的是提供一种记录/再现装置，记录方法，以及记录/再现的方法，在变速再现时便于执行地址计算，从而便利地实现变速再现。
为了这一目的，按照本发明的一个方面，上述目的可以通过一种记录/再现装置来实现，该装置将数据以扇区为单位记录在盘形记录介质上，并且再现记录的数据，这一记录/再现装置包括执行控制的记录控制装置，它将编码视频信号的预定单位的起点记录在盘形记录介质的某个扇区的起点。
记录控制装置最好能执行进一步的控制，以将编码视频信号的预定单位记录在作为数据记录区的m个连续扇区中。
预定单位可以是帧，而记录控制装置可以进行控制，以便将编码视频信号的帧的起点记录在盘形记录介质的某个扇区的起点。
按照本发明的另一方面，上述目的可以通过一种记录方法来实现，该方法将编码视频信号以扇区为单位记录在盘形记录介质上，其中将编码视频信号的预定单位的起点记录在盘形记录介质的扇区起点上。
编码视频信号的预定单位最好是记录在作为数据记录区的m个连续扇区中，并且在没有记录编码视频信号的预定数量单位的那部分数据记录区的扇区中记录伪数据。
按照本发明的又一方面，上述目的可以通过一种记录/再现方法来实现，该方法将编码视频信号以扇区为单位记录在盘形记录介质上，并且再现记录的编码视频信号，其中对记录进行控制，以将编码视频信号的预定单位的起点记录在盘形记录介质的扇区起点上，并且将编码视频信号的预定单位记录在m个连续扇区中，这种记录/再现方法还能控制再现，使得如果用正常速度的N倍速来再现记录的编码视频信号，就在用于再现编码视频信号的第L个预定单位的读出起点扇区号加上m×n，将由此获得的值作为一个读出起点扇区号，用来再现编码视频信号的第(L+1)个预定单位。
图1表示一种记录/再现装置的框图，在其中采用了本发明的图像数据再现装置。
图2是一个图表，表示IEEE1394总线中的一个数据包的结构。
图3是一个图表，用于表示记录在图1的硬盘上的图像数据的状态。
图4表示图1中的记录/再现装置的操作流程图。
图5表示图4的步骤S2中的读出扇区计算处理的详细流程图。
图6表示图4的步骤S3中的更新定时确定处理的详细流程图。
图7是一个定时图，表示在图1的装置执行变速再现时的操作定时。
图1表示了本发明一个实施例的记录/再现装置。一个数字盒式录像机(DVCR)2通过一条IEEE(美国电气与电子工程师学会Institute of Electricaland Electronics Engineer)1394总线连接到这一记录/再现装置1。在DVCR2上还连接有一个监视器3。
记录/再现装置1包括硬盘驱动器(HDD)11，通过它记录或是再现图像数据。一个集成驱动电子(IDE)控制器12被用来控制硬盘驱动器11的记录或是再现。一个先进先出单元(FIFO)13被用作一个缓冲器，在其中暂存从IDE控制器12提供并且输出到LINK 14的数据，同时它还是一个用于暂存LINK14提供并且输出到IDE控制器12的图像数据的缓冲器。LINK 14将LINK14提供的图像数据变换成具有一种同步模式的包，然后将这种包输出到PHY15，并且对PHY 15提供的图像数据解包(de-packet)，然后将其输出到FIFO13。
PHY 15执行数据-选通(DS)-编码调制/解调。换句话说，PHY 15对LINK 14提供的数据包执行DS-编码，并且将DS-编码数据输出到1394端子16上。PHY 15还对1394端子16提供的数据执行DS-编码解调，并且将解调的数据输出到LINK 14。
PHY 15将LINK 14提供的具有IEEE 1394同步模式的包通过IEEE1394从1394端子16输出到DVCR2。CPU17用于控制IDE控制器12，FIFO13，LINK 14，PHY 15等等的操作。一个操作单元18用来对CPU17输出与用户的操作相对应的信号。
以下要说明CPU17的操作。例如，通过控制操作单元18发出记录指令，由CPU1执行记录处理，将通过IEEE 1394总线从DVCR2上提供的图像数据记录在硬盘驱动器11上。
换句话说，在这种情况下，通过IEEE 1394总线从DVCR2上输入采用IEEE 1394同步模式包形式的图像数据。图像数据通过1394端子16输入到PHY15。PHY15在向LINK14提供解调数据之前对图像数据执行DS-编码解调。LINK14对输入图像数据包解包，从中提取除标题部分之外的图像数据，并且将其提供给FIFO13用于暂存。IDE控制器12准确地读出存储在FIFO13中的图像数据，并且将读出的图像数据提供给硬盘驱动器11进行记录。
图2表示一个IEEE 1394同步数据块包的结构。如图2所示，在一个IEEE1394同步数据块包中，首先设定一个8-字节的1394同步包标题，然后是一个8-字节的公共同步包(CIP)标题。在此后设置按DVCR标准定义的数据块(SD)。这种数据块是由六个子块组成的，一个子块的长度是80字节。因此，数据块的总长度是480字节。在数据块后面设置一个作为纠错码的4字节CRC。总共的长度是500字节。
LINK14仅仅提取包中的DVCR SD数据块，并且将其提供给硬盘驱动器11用于记录。
另外，在25个数据块(在150(＝25×6)个子块当中)当中的一个子块(80字节)中没有设置图像数据，而是设置了包括时标在内的控制数据。而图像数据被设置在其余149个子块中。在提供给CPU17之前，LINK14提取这种控制数据。
在NTSC方式的情况下，一帧图像数据是用十个数据块来发送的。换句话说，如上所述，控制数据是按照1比150子块的比例来设置的。这样，一帧图像数据是用1490(1500-10)个子块(119200(＝1490×80)字节)来发送的。按照1394同步数据块包本身的数据传输量，一帧图像数据的传输量是125000字节(＝500×25×10)。
在硬盘驱动器11上，数据是以扇区为单位进行记录或是再现的。某个扇区的容量是512字节。因此，以NTSC方式为例，记录一帧(119200字节)图像数据所需的扇区数就是232.8(＝119200/512)。
图像数据可以按顺序记录在硬盘驱动器11上，将一帧的232.8个扇区作为一个单位。然而，在执行变速再现时，这样会使计算图像数据起始扇区的处理变得复杂化。因此，这种记录/再现装置是用256个扇区作为一个单位来记录一帧图像数据的。
图3表示按上述方式记录在硬盘驱动器11上的图像数据的示意性状态。如图3所示，第一帧图像数据被记录在从0号扇区到232号扇区的总共233个扇区中。图像数据在232号扇区中途结束，并且从该位置起到255号扇区记录伪数据。第二帧图像数据是从256号扇区开始记录的。
此后按照相同的方式执行记录，第三帧图像数据的起点是512号扇区，第四帧图像数据的起点是768号扇区。
以下要参照图4的流程来说明再现操作。在通过操作单元18的操作发出再现指令时，CPU17通过控制IDE控制器12来请求从硬盘驱动器11上再现图像数据。当IDE控制器12接收到这一请求，并且允许从硬盘驱动器11上读出时，它就向CPU17输出一个读出请求中断信号。如果CPU17在步骤S1中接收到读出请求中断信号，它就进到步骤S2，执行读出扇区的计算处理。在图5的流程图中表示了计算读出扇区的细节。
具体地说，CPU17首先在步骤S11中确定来自操作单元18的指令是不是单速再现指令(按正常速度再现)。如果确定了该指令不是单速再现，就进到步骤S12，确定该指令是不是双倍速再现。然后，按照相同的方式，在步骤S13到S16中确定当前指示的再现速度是不是三倍速，1/2倍速，1/3倍速，还是0倍速(静止图像再现)。
如果在步骤S11中已经确定的再现速度是单速，处理就进到步骤S17，CPU17将用于计算硬盘11的读出起始扇区位置的计算计数器的值C增加256×1。计数器值C的初始值被设定为表示第一帧图像数据记录起点扇区的值(例如是0)。因此，在这种情况下，计数器值C被设定为数字0。
接着CPU17进行图4中的步骤S3，确定是否要更新代表实际读出扇区号的读出扇区计数器的值RC的定时。在图6中用流程图说明了这种更新定时确定处理的细节。
在图6的流程中，CPU17首先在步骤S31中确定当前设定的再现速度是单速，双倍速，还是三倍速。由于此时设定的是单速，CPU17就进至步骤S34，执行YES决定(也就是确定要更新定时)。
由于要更新定时，就相应地从图4的步骤S3进到步骤S4，执行读出扇区计数器值RC的更新处理。换句话说，在这种情况下，在步骤S2中计算的计算计数器值C是零。因此就读出这一0值并且将其设定为扇区计数器值RC，也就是RC＝0。CPU 17进到步骤S5，请求IDE控制器12从具有读出扇区计数器中设定的值RC的号数的扇区中读出一帧(256个扇区)图像数据。因此在这种情况下是请求IDE控制器12读出0到255号扇区。IDE控制器12响应这一请求，将再现记录在硬盘驱动器11上0到255号扇区中的数据。
IDE控制器12将从硬盘驱动器11上读出的一帧图像数据提供给FIFO13进行存储。
在按照上述方式完成了一帧图像数据的再现之后，IDE控制器12再次向CPU17输出一个读出请求中断信号。当CPU17在图4中的步骤S1接收到这一读出请求中断信号时，就再次执行步骤S2的读出扇区计算处理。
由于CPU17在图5的步骤S11中确定当前再现速度是单速，处理就进到步骤S17，在其中将计算计数器的值C增加256×1，在这种情况下，C＝256(0+256×1)。
接着进到图4中的步骤S3，在其中确定是否要更新定时。在这种情况下在图6的步骤S31，S34中执行YES决定(确定要更新定时)，与上述情况类似。
与此相应，在图4的步骤S4中用步骤S2中计算的计算计数器值C来更新再次读出扇区计数器值RC。换句话说，在这种情况下RC＝256。
CPU17接着进到步骤S5，在其中向IDE控制器12输出一个指令，请求IDE控制器12从扇区号256起再现256个扇区(直到扇区号511)。IDE控制器12响应这一指令，再现出记录在256到511号扇区内的第二帧图像数据。
上述被再现出的图像数据通过IDE控制器12被提供给FIFO13，并且被写在其中。
然后重复执行相同的操作，按顺序再现出各个帧的图像数据，如图7中所示的正常再现情况。
如果通过IDE控制器12从硬盘驱动器11提供的图像数据是按照三个帧被存储在FIFO13中的，CPU17就命令L1NK14传送存储的图像数据。如果存储在FIFO13中的图像数据减少到三帧以下，CPU17就向IDE控制器12发出读出指令。CPU17按照这种方式进行控制，使存储在FIFO13中的图像数据一直保持在三帧。这样就能避免由于硬盘驱动器11的系统开销(overhead)而造成图像中断。
LINK14将FIFO13提供的图像数据转换成IEEE-1394同步模式包，并且将其输出到PHY15。在从1394端子16通过IEEE 1394总线向DVCR2输出DS编码数据之前，PHY15对这种图像数据执行DS编码。
DVCR2将提供给它的图像数据转换成模拟视频信号，并且将其输出到监视器3进行显示。这样就能将正常再现模式下从硬盘驱动器11上再现的图像显示在监视器3上。
DVCR2实际上忽略通过IEEE 1394总线从1394端子16上提供的图像数据中包括的伪数据。
另外，如果指令是双倍速再现指令，就执行以下的操作。CPU17在图5的步骤S12中确定当前的再现速度是双倍速，此时就进到步骤S18，将计算计数器的值C增加256×2。在这情况下，初始值C也被设定在零。执行图4的步骤S2中的计算处理，并且在步骤S3中执行更新定时的确定处理。在更新定时的确定处理中，在图6的步骤S31中确定当前的再现是双倍速再现。这样，CPU17就进到步骤S34，在其中执行YES决定(确定要更新定时)。
与此相应，CPU17从图4的步骤S3进到步骤S4，将计算计数器值C设定成读出扇区计数器值RC。接着进到步骤S5，向IDE控制器12输出一个指令，请求从计数器值RC所设定的扇区号开始读出256个扇区。
按照这种方式，在双倍速再现的情况下，扇区计数器值C按顺序变化，例如0,512(＝0+256×2)，和1024(＝0+256×2+256×2)，并且在执行图7的双倍速再现时将该值不变地设定为读出扇区计数器值RC。换句话说，在0号到255号扇区的第一帧的再现结束之后，跳过256号扇区到511号扇区的第二帧图像数据，并且再现512号到767号扇区的第三帧图像数据。跳过768号到1023号扇区的第四帧图像数据，并且再现从顺序号1024到1279号的第五帧图像数据。
如上所述，为了执行双倍速再现，在顺序再现中跳过了一个帧。
另外，在三倍速再现的情况下，在图5的步骤S13中执行YES决定，并且在步骤S19中将计算计数器值顺次递增256×3。
另外，在这种情况下，在步骤S31中，由于在图6的更新定时确定处理中执行的是YES决定(确定当前的再现是三倍速再现)，并且在步骤S34中获得的是YES决定(CPU17要更新定时)。因此，图4的步骤S2中计算的计数值C每次都被设定在读出扇区计数器值RC。与此相应，如图7中所示的三倍速再现情况，在再现完0号到255号的第一帧之后，就跳过第二和第三帧图像数据，并且再现768(＝256×3)号到1023号扇区的第四帧图像数据。接着再现1536(＝256×3×2)号到1791号的第七帧图像数据。
按照上述方式就可以三帧一次地再现图像数据，从而实现三倍速再现。
以下要说明执行1/2倍速再现的过程。在这种情况下，在图5的步骤S14中确定当前的再现速度是1/2倍速，处理进到步骤S20，在初始化模式下变成0之后，将计算计数器值C增加256×1/2。
在图6的更新定时确定处理中，当前的再现速度是1/2倍速，因此，在步骤S31中执行NO决定，并且在步骤S32中执行YES决定。处理接着进行步骤S36，在其中确定是否(n+1)mod 2＝0。
CPU17包括一个计数器，其中的变量n代表需要再现的帧数，在CPU17请求IDE控制器12读出一帧图像数据，并且IDE控制器12接收对应该请求的中断信号时，该变量是从1按顺序逐一增加的。变量n代表从需要再现的初始帧开始的帧数。因此，当(n+1)除以2时，(n+1)mod 2＝0的运算结果就表示余数是0。因此，如果需要再现的帧数是奇数，(n+1)就是偶数，步骤S36中的决定就是YES；如果该帧数是偶数，(n+1)就是奇数，从而使步骤S36产生NO决定。
其结果是，如果帧数n是奇数，处理就进到步骤S34，在其中执行更新定时决定(YES决定)，并且图4的步骤S4中使用步骤S2中计算的计算计数器值C来执行更新读出扇区计数器值RC的处理。反之，如果需要再现的帧数n是偶数，处理就进到图6的步骤S35，在其中执行NO决定(确定CPU17不要更新定时)，并且跳过图4的步骤S4中的更新处理，不执行更新。
其结果是，当n＝1时，设置的初始值C＝0，此时，(1+1)mod 2＝0，执行更新处理。这样将计数器值C设定成读出扇区计数器值RC，使得RC＝0，以便再现记录在0号到255号扇区中的第一帧图像数据。
接着，当n＝2时，计算计数器值C被设定为256×1/2的值，并且(2+1)mod 2＝1。这样就在图6的步骤S35中执行NO决定，跳过图4的步骤S4中的更新处理。与此相应。尽管已经执行了C＝256×1/2的计算，这一值还没有被设定成读出扇区计数器值RC，并且该值RC象以前一样被设定在RC＝0。其结果是，在后续的步骤S5中发出读指令的处理中，在从0号到255号的扇区中再现一帧图像数据。换句话说，同一帧(第一帧)图像数据被连续再现了两次。
接着，当n＝3时(第三次执行帧再现时)，C＝256×1/2+256×1/2＝256。另外，(3+1)mod 2＝0。这样就在图6的步骤S36和S34中执行YES决定，并且在图4的步骤S4中执行更新处理。其结果使计算计数器值C被设定成读出扇区计数器值RC，使得RC＝256。结果就根据步骤S5中的指令读出256号到511号的第二帧图像数据。
此后，按照同样的方式将每一帧连续再现两次，这样就实现了1/2倍速的再现，如图7所示。
接着如果设定了1/3倍速再现，就在图5的步骤S15中确定当前的再现速度是1/3倍速。处理在此时进到步骤S21，首先将初始值设定为0，然后将该值C增加256×1/3。
同样，在这种情况下，由于当前的再现速度是1/3倍速，在图6的步骤S31和S32中执行NO决定，并且在步骤S33中执行YES决定。处理在此时进到步骤S37，在其中确定是否(n+2)mod 3＝0。若(n+2)除以3的余数是0，在步骤S34中执行YES决定(确定CPU17要更新定时)，如果余数不是0(1或是2)，处理就进到步骤S35，在其中执行NO决定(确定不执行更新)。
其结果是，当n＝1时，C＝0并且(1+2)mod 3＝0，此时执行更新处理，将计算计数器值C设定成读出扇区计数器值RC，使得RC＝0，与此相应，按照图示的1/3倍速再现方式首先再现第一帧图像数据。
接着，当n＝2时，C＝0+256×1/3。因此，(2+2)mod 3＝1，此时不执行更新，因此，数值RC的0不变。与此相应，0号到255号的第一帧图像数据被再次读出。
接着，当n＝3时，C＝0+256×1/3+256×1/3＝256×1/3×2。并且(3+2)mod 3＝2。与此相应，在这种情况下仍然不执行更新，因此，RC＝0不变。其结果是，0号到255号的第一帧图像数据被再次再现。
接着，当n＝4时，C＝256×1/3×3＝256。而(4+2)mod 3＝0。其结果是，在这种情况下执行更新处理，从而将计数器值C＝256设定为读出扇区计数器值RC。与此相应，从256号到511号扇区中读出并且再现第二帧图像数据。
然后重复执行相同的处理，并且将同一帧连续再现三次，这样就实现了图示的1/3倍速再现。
在0倍速再现的情况下，处理从步骤S16进到步骤S22，将数值C增加256×0。换句话说，在这种情况下，数值C根本没有增加。此外，在这种情况下，在图6的更新定时处理中，YES决定(确定当前的再现速度是0倍速)是在步骤S38中执行的，而NO决定(确定CPU17没有更新定时)一直是在步骤S35中执行的。与此相应，在这种情况下每次均不执行更新处理。因此就能再现出静止图像。
在上文中说明了诸如双倍速，三倍速，1/2倍速，1/3倍速以及0倍速等等N倍速再现的情况。然而，也可以执行除了上述速度之外的其他N倍速再现。尽管在硬盘驱动器11中记录一帧图像数据的扇区数m被设定在256，也可以设定其他的值。在此类情况下，图5的步骤S17到S22的计算处理可以用以下方式实现C＝C+m×N
另外，对于基于PAL制式的图像数据来说，一帧图像数据可以用143040字节(1788子块)来发送。
本发明可以应用在记录在记录介质上的图像数据是帧内压缩的场合，即为了执行变速再现，图像数据应是帧内压缩的图像数据。这样才有可能从任意一帧执行再现，从而实现变速再现。换句话说，不可使用按照运动图像专家小组(MPEG)方式的帧差分压缩数据。使用帧差分压缩数据产生的不是I图像，而是P图像或是B图像数据，另外，如果不存在前一帧或是后一帧的图像数据，当前一帧的图像数据就不能再现。这样就很难执行变速再现。
上述的情况采用了硬盘作为记录介质。然而，除此之外，如果要使用光盘或是磁光盘一类的随机访问型记录介质，本发明也可以实现。
权利要求
1.一种记录/再现装置，用于以扇区为单位在盘形记录介质上记录并且再现数据，上述记录/再现装置包括用于执行控制的记录控制装置，将编码视频信号的预定单位的起点记录在上述盘形记录介质的某个扇区的起点。
2.按照权利要求1的记录/再现装置，其中，上述记录控制装置执行进一步的控制，将预定单位的编码信号记录在作为数据记录区的m个连续扇区中。
3.按照权利要求2的记录/再现装置，其中，上述记录控制装置执行进一步的控制，将伪数据记录在上述数据记录区内没有记录预定单位编码视频信号的部分中。
4.按照权利要求3的记录/再现装置，其中，上述记录/再现装置进一步包括一个数字接口，用于从外部设备接收编码视频信号。
5.按照权利要求1的记录/再现装置，其中，上述预定单位是帧，并且用上述记录控制装置执行控制，将上述各帧编码视频信号的起点记录在上述盘形记录介质的某个扇区的起点。
6.按照权利要求5的记录/再现装置，其中，编码视频信号是经过帧内编码处理的视频信号。
7.按照权利要求6的记录/再现装置，其中，上述记录/再现装置进一步包括一个数字接口，用于从外部设备接收编码视频信号。
8.按照权利要求3的记录/再现装置，其中，上述记录/再现装置进一步包括再现控制装置，如果用正常速度的N倍速来再现记录的编码视频信号，就使用在用于再现第L个预定单位的编码视频信号的读出起始扇区号上加m×N而获得的一个值，作为用于再现第(L+1)个预定单位的编码视频信号的读出起始扇区号。
9.一种记录方法，用于将编码视频信号以扇区为单位记录在盘形记录介质上，其中，将编码视频信号的预定单位的起点记录在上述盘形记录介质的某个扇区的起点上。
10.按照权利要求9的方法，其中，编码视频信号的预定单位被记录在作为数据记录区的m个连续扇区中，并且在没有记录预定单位的编码视频信号的那部分数据记录区中记录伪数据。
11.按照权利要求10的方法，其中，预定单位是帧。
12.按照权利要求11的方法，其中，编码视频信号是经过帧内编码处理的视频信号。
13.按照权利要求12的方法，其中，编码视频信号是从一个外部设备接收的数据。
14.一种记录/再现方法，用于以扇区为单位在盘形记录介质上记录并且再现编码视频信号，其中，用上述记录/再现方法对记录进行控制，将编码视频信号的预定单位的起点记录在上述盘形记录介质的扇区起点上，并且将编码视频信号的预定单位记录在m个连续扇区中，以及用上述记录/再现方法控制再现，如果用正常速度的N倍速来再现记录的编码视频信号，就在用于再现编码视频信号的第L个预定单位的读出起始扇区号中加上m×N，将由此获得的值作为一个读出起点扇区号，用来再现编码视频信号的第(L+1)个预定单位。
全文摘要
一种记录/再现装置及其方法,其中,对记录进行控制,以将编码视频信号的预定单位的起点记录在盘形记录介质的扇区起点上,并且将编码视频信号的预定单位记录在m个连续扇区中;以及这样控制再现,如果用正常速度的N倍速来再现记录的编码视频信号,就在用于再现编码视频信号的第L个预定单位的读出起始扇区号中加上m×N,将由此获得的值作为一个读出起始扇区号,用来再现编码视频信号的第(L+1)个预定单位。
文档编号G11B27/32GK1203420SQ9810879
公开日1998年12月30日 申请日期1998年3月17日 优先权日1997年3月17日
发明者三浦猛志, 末永信一, 青木幸彦 申请人:索尼方法