时电路Buffer2的延迟作用使得clk2'由低电平跳变为高电平，第二时钟信 号clk2也由高电平跳变为高电平，控制第一D触发器存储低位数据，这样，图6所示的电路 就可以完成降低时钟输入端口数量的功能。
[0041] 本发明的所有电路都经过Cadence软件的仿真验证，采用Global Foundries 0. 18um的工艺进行设计，以一组典型的STT-RAM参数指标为例，采用60 y A的读取电流对所 设计的电路进行验证，四种状态的阻值和读取的电压值如表1所示。
【主权项】
1. 一种低功耗两级放大器STT-RAM读取电路的控制方法，其特征在于：包括如下步骤， 步骤Sl:提供一低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、 控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；所述控制电路、 并行磁隧道结、开环放大器两两相互连接，所述开环放大器还连接至所述控制逻辑电路和 第一反相器，所述第一反相器与所述第一D触发器和第二D触发器连接，所述时钟输出模块 的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的 时钟控制输入端连接，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电 路，该外部电压输出电路输出第一、第二、第三参考电压，且满足：第三参考电压<第二参考 电压<第一参考电压； 步骤S2 :通过控制电路控制低功耗STT-RAM读取电路进入工作状态； 步骤S3 :通过控制电路产生的预定电流流经所述并行磁隧道结，产生读取电压，由于 并行磁隧道结中的4种存储数据分别对应4种的读取电压，即存储数据11、10、01、00与读 取电压VII、V10、VOUVOO相对应； 步骤S4 :设定Vll<第三参考电压<VlO<第二参考电压<VOl<第一参考电压 <V00,通过所述控制逻辑电路将读取电压与第二参考电压进行比较，即可得并行磁隧道结 中的存储数据的高位； 步骤S5 :若读取电压大于第二参考电压，则并行磁隧道结产生的读取电压为V01、V00， 即可知并行磁隧道结所存储的数据的高位为〇,并经所述开环放大器、第一反相器输出高电 平，此时，时钟输出模块的第一时钟信号输出端产生一个时钟信号，控制第一D触发器存储 高位数据，第一D触发器存储高位数据完成后执行步骤S6 ;若读取电压小于第二参考电压， 则并行磁隧道结产生的读取电压为VII、V10,即可知并行磁隧道结所存储的数据的高位为 1，并经所述开环放大器、第一反相器输出低电平，此时，时钟输出模块的第一时钟信号输出 端产生一个时钟信号，控制第一D触发器存储高位数据，第一D触发器存储高位数据完成后 执行步骤S7 ; 步骤S6 :将读取电压与第一参考电压比较，若读取电压大于第一参考电压，则并行磁 隧道结产生的读取电压为V00,即可知并行磁隧道结所存储的数据的低位为0,并经所述开 环放大器、第一反相器输出高电平，此时，时钟输出模块的第二时钟信号输出端产生一个时 钟信号，控制第二D触发器存储低位数据；若读取电压小于第一参考电压，则并行磁隧道 结产生的读取电压为V01，即可知并行磁隧道结所存储的数据的低位为1，并经所述开环放 大器、第一反相器输出低电平，此时，时钟输出模块的第二时钟信号输出端产生一个时钟信 号，控制第二D触发器存储低位数据，完成并行磁隧道结的数据读取； 步骤S7 :将读取电压与第三参考电压比较，若读取电压大于第三参考电压，则并行磁 隧道结产生的读取电压为V10,即可知并行磁隧道结所存储的数据的低位为0,并经所述开 环放大器、第一反相器输出高电平，此时，时钟输出模块的第二时钟信号输出端产生一个时 钟信号，控制第二D触发器存储低位数据；若读取电压小于第三参考电压，则并行磁隧道 结产生的读取电压为VII，即可知并行磁隧道结所存储的数据的低位为1，并经所述开环放 大器、第一反相器输出低电平，此时，时钟输出模块的第二时钟信号输出端产生一个时钟信 号，控制第二D触发器存储低位数据，完成并行磁隧道结的数据读取； 步骤S8 :并行磁隧道结的数据读取完成后，通过控制电路控制低功耗STT-RAM读取电 路进入待机状态。
2. 根据权利要求1所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述第一D触发器和第二D触发器的反相输出端分别输出所述并行磁隧道结中存 储数据的高位和低位，以获得真实的并行磁隧道结存储数据。
3. 根据权利要求1所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其 特征在于：所述控制电路包括信号控制器、第二反相器、第十至第十二MOS管，所述信号控 制器的控制端口与所述第二反相器的输入端、第十一MOS管的栅极及第十二MOS管的栅极 连接，所述第二反相器的输出端与所述第十MOS管的栅极连接，所述第十MOS管的漏极、第 十一MOS管的漏极连接至所述开环放大器，所述第十MOS管的源极接地，所述第十二MOS管 的漏极连接至所述并行磁隧道结，所述第十二MOS管的源极接地。
4. 根据权利要求3所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述步骤S2控制电路控制低功耗STT-RAM读取电路进入工作状态的实现过程为： 通过信号控制器产生高电平信号，使得第十一、第十二MOS管导通，第十MOS管截止，控制开 环放大器开启，从而使得整个读取电路进入工作状态。
5. 根据权利要求3所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述步骤S8控制电路控制低功耗STT-RAM读取电路进入待机状态的实现过程为： 通过信号控制器产生低电平信号，使得第十一、第十二MOS管截止，第十MOS管导通，控制开 环放大器关闭，从而使得整个读取电路进入待机状态。
6. 根据权利要求3所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述开环放大器包括第一至第九MOS管，所述第一MOS管的源极、第二MOS管的源 极、第六MOS管的源极和第八MOS管的源极均连接至VDD端，所述第一MOS管的栅极与第二 MOS管的栅极连接，所述第六MOS管的栅极与第一MOS管的漏极相连接至第三MOS管的漏 极，所述第八MOS管的栅极与第二MOS管的漏极相连接至第四MOS管的漏极，所述第三MOS 管的源极与第四MOS管的源极相连接至第五MOS管的漏极，所述第五MOS管的源极连接至 地，所述第六MOS管的漏极连接第七MOS管的漏极、第七MOS管的栅极及第九MOS管的栅 极，所述第七MOS管的源极接GND，所述第八MOS管的漏极与第九MOS管的漏极相连接至所 述第一反相器的输入端，所述第九MOS管的源极接地，所述第三MOS管的栅极和第一MOS管 的源极分别连接至所述并行磁隧道结的两端，且第三MOS管的栅极还与所述第十二MOS管 的漏极连接，所述第四MOS管的栅极连接至所述控制逻辑电路，所述第五MOS管的栅极与所 述第十MOS管的漏极、第^^一MOS管的漏极连接。
7. 根据权利要求1所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述控制逻辑电路包括由第一D触发器反相输出信号和第一时钟信号输出端输出 的第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开关和 第二双向开关，所述双向开关电路用于控制第四MOS管栅极与所述外部电压输出电路的第 一、第二和第三参考电压输出端的连接。
8. 根据权利要求1所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述时钟输出模块包括第一延时电路、第二延时电路、第三双向开关和第四双向开 关，所述第一延时电路和第二延时电路连接至所述信号控制器的控制端口，所述第三双向 开关和第四双向开关分别用于控制第一延时电路和第二延时电路与第一时钟信号输出端 和第二时钟信号输出端的连接。
9.根据权利要求1所述的一种低功耗两级放大器STT-RAM读取电路的控制方法，其特 征在于：所述第一延时电路的延迟时间小于第二延时电路的延迟时间；且所述第一延时电 路的延迟时间与第二延时电路的延迟时间满足：当整个电路进行高位数据的比较，输出比 较结果Vout'，经反相器输出的Vout稳定后，第一延时电路的延迟时间使得第一时钟信号 由低电平变为高电平，从而控制第一D触发器存储高位数据；当整个电路进行低位数据的 比较，输出比较结果Vout'，经反相器输出的Vout稳定后，第二延时电路的延迟时间使得第 二时钟信号由低电平变为高电平，从而控制第二D触发器存储低位数据。
【专利摘要】本发明涉及一种低功耗两级放大器STT-RAM读取电路的控制方法。提供一低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT-RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
【IPC分类】G11C7-06
【公开号】CN104795089
【申请号】CN201510190009
【发明人】魏榕山, 王珏, 郭仕忠, 于静, 胡惠文, 张泽鹏, 何明华
【申请人】福州大学
【公开日】2015年7月22日
【申请日】2015年4月21日