>[0089]附加实施例7
[0090]根据附加实施例2中限定的存储器元件，其中所述存储器元件仅仅具有10个晶体管，以及其中所述存储器元件还包括:接地端子，其中第一和第三晶体管中的η沟道晶体管具有连接到所述接地端子的各自源极；以及正供电端子，其中第二和第四晶体管对中的P沟道晶体管具有连接到所述正供电端子的各自源极。
[0091]附加实施例8
[0092]根据附加实施例7中限定的存储器元件，其中第二和第四晶体管对中的P沟道晶体管具有连接到在清除操作期间接收正电压的控制线的各自源极。
[0093]附加实施例9
[0094]一种存储器阵列电路，包括:存储器元件阵列，每个存储器元件由连接以形成双态元件的两个地址存储器和第一、第二、第三和第四晶体管对形成，其中第一和第三晶体管对均产生输出值并且其中第二和第四晶体管对均产生与所述输出值补偿的输出；用于控制存储器元件的阵列中的数据线的装置，每个数据线均连接到存储器元件的各个列；用于控制存储器元件的阵列中的地址线的装置，每个数据线均连接到存储器元件的各个行；和用于全局控制连接到第一和第三晶体管的清除线的装置，以清楚存储器元件的阵列。
[0095]附加实施例10
[0096]根据附加实施例9中限定的存储器阵列，其中所述数据线包括补偿数据线以及所述用于控制数据线的装置包括当用于全局控制清除线的装置清除存储器元件的阵列时用于将补偿数据线取逻辑高值的装置。
[0097]附加实施例11
[0098]根据附加实施例10中限定的存储器阵列，所述用于控制地址线的装置包括用于当用于全局控制线的装置清除存储器元件的阵列时维持地址线的装置。
[0099]附加实施例12
[0100]根据附加实施例9中限定的存储器阵列电路，其中用于全局控制清除线的装置包括用于当清楚存储器元件的阵列时时使用清除线对第一和第三对晶体管选择性地断电的
目.ο
[0101]附加实施例13
[0102]根据附加实施例9中限定的存储器阵列电路，其中每个存储器元件包括提供配置对应的可编程逻辑晶体管的静态可编程逻辑信号的输出。
[0103]附加实施例14
[0104]根据附加实施例9中限定的存储器阵列电路，其中所述清除线包括补偿清除线，其中存储器元件的阵列还包括真实清除线；以及其中用于全局控制清除线以清楚存储器元件阵列的装置包括用于当清除存储器元件阵列时用真实清除线对第二和第四晶体管对同时断电时用补偿清除线对第一和第三晶体管对断电的装置。
[0105]附加实施例15
[0106]一种控制存储器元件的方法，每个存储器元件由连接以形成双态元件的两个地址存储器和第一、第二、第三和第四晶体管对形成，其中第一和第三晶体管对均产生给定逻辑输出值并且其中第二和第四晶体管对均产生与所述给定逻辑输出值补偿的逻辑值，所述方法包括:当从数据线分别通过两个地址晶体管向第二和第四晶体管对提供逻辑高信号时用清除线，对第一和第三晶体管对断电。
[0107]附加实施例16
[0108]根据附加实施例15限定的方法，还包括:当用清除线对第一和第三晶体管对供电时使用数据线和地址晶体管加载逻辑I值到存储器元件。
[0109]附加实施例17
[0110]根据附加实施例16限定的方法，还包括:当加载逻辑I时通过施加相对于第二和第三晶体管对使用的正供电电压具有升高电压的地址信号到地址晶体管过度驱动地址晶体管。
[0111]附加实施例18
[0112]根据附加实施例16限定的方法，其中清除线包括连接到第一和第三晶体管对的正供电端子的补偿清除线，所述方法还包括通过将补偿清除线取正电压对第一和第三晶体管对供电。附加实施例19根据附加实施例15限定的方法，其中每个晶体管对均包括串联连接的η沟道晶体管和P沟道晶体管，以及其中4个晶体管对包括:第一晶体管对，与4个节点中的第一个相关联；第二晶体管对，与4个节点中的第二个相关联；第三晶体管对，与4个节点中的第三个相关联；和第四晶体管对，与4个节点中的第四个相关联，其中所述存储器元件在第一和第三节点上存储给定逻辑输出值并且在第二和第四节点上存储给定逻辑值的补，所述方法包括:当数据线处于逻辑低值时通过导通地址晶体管将第二和第四节点拉到逻辑低值以将第二和第四节点连接到逻辑低值以及通过同时对第一和第二晶体管对供电保持清除线在正电压。附加实施例20根据附加实施例20限定的方法，其中向以下选择的一个连接输出线:第一节点和第三节点，所述方法还包括:用所述输出线，向可编程逻辑晶体管栅极提供静态控制输出信号。
[0113]附加实施例21
[0114]根据根据附加实施例15限定的方法，其中清除线是补偿清除线以及其中存储器元件具有对应的真实清除线，所述方法还包括:当对第一和第三晶体管对断电时和当从数据线分别通过两个地址晶体管向第二和第四晶体管对提供逻辑高信号时用真实清除线对第二和第四晶体管对断电。
[0115]附加实施例22
[0116]一种存储器元件，包括:数据线；至少一个清除线；地址线；针对相互连接以形成具有4个节点的双态元件的4个晶体管对，每个节点连接在晶体管对个一个中的η沟道晶体管和P沟道晶体管之间，其中4个晶体管对包括:第一晶体管对，与4个节点中的第一个相关联；第二晶体管对，与4个节点中的第二个相关联；第三晶体管对，与4个节点中的第三个相关联；和第四晶体管对，与4个节点中的第四个相关联，其中所述存储器元件在第一和第三节点上存储逻辑值并且在第二和第四节点上存储补偿逻辑值；以及第一和第二地址晶体管，具有连接到地址线的栅极，具有连接到4个节点的各自对的源极，和具有连接到数据线的漏极，其中4个晶体管对中的两个的P沟道晶体管具有连接到至少一个清除线的源极，其中第二晶体管对中的P沟道晶体管和第四晶体管对中的P沟道晶体管具有在分离的各自η阱中形成的源极一漏极端子。
[0117]附加实施例23
[0118]根据附加实施例23中限定的存储器元件，其中所述至少一个清除线包括补偿清除线，其中所述存储器元件具有连接到第二和第四晶体管对中的η沟道晶体管的源极的对应的真实数据线。
[0119]附加实施例24
[0120]根据附加实施例24中限定的存储器元件，其中第一晶体管对中的P沟道晶体管在与第三晶体管对中的P沟道晶体管不同的η阱中形成。
[0121]附加实施例25
[0122]一种存储器元件，包括:4个晶体管对，具有4个节点，每个节点连接到各一个晶体管对中的P沟道晶体管，其中第二晶体管对中的P沟道晶体管和第四晶体管对中的P沟道晶体管具有在分离的各自η阱中形成的源极一漏极端子，其中第一晶体管对中的p沟道晶体管在与第三晶体管对中的P沟道晶体管不同的η阱中形成。
[0123]附加实施例26
[0124]一种存储器元件，包括:具有4个各自节点的第一、第二、第三和第四晶体管对，每个节点连接到各一个晶体管对中的第一沟道型的晶体管，其中第一晶体管对中的第一沟道类型的晶体管在第一阱类型的第一阱中形成以及其中第三晶体管对中的第一沟道类型的晶体管在与第一阱类型的第一阱分离的第一阱类型的第二阱中形成。
[0125]附加实施例27
[0126]根据附加实施例26中限定的存储器元件，其中第一晶体管对中的第一沟道类型的晶体管在第一阱类型的第一阱中形成其中第一晶体管对中的第一沟道类型的晶体管在第一阱类型的第一阱中形成
[0127]附加实施例28
[0128]根据附加实施例27中限定的存储器元件，其中每个节点连接到各一个晶体管对中的第二沟道型的晶体管。
[0129]附加实施例29
[0130]根据附加实施例28中限定的存储器元件，其中第一晶体管对中的第二沟道类型的晶体管在第二阱类型的第一阱中形成，以及其中第三晶体管对中的第二沟道类型的晶体管在与第二阱类型的第一阱分离的第二阱类型的第二阱中形成。
[0131]附加实施例30
[0132]根据附加实施例29中限定的存储器元件，其中第二晶体管对中的第二沟道类型的晶体管在第二阱类型的第二阱中形成，以及其中第四晶体管对中的第二沟道类型的晶体管在与第二阱类型的第一和第二阱分离的第二阱类型的第三阱中形成。
[0133]附加实施例31
[0134]根据附加实施例30中限定的存储器元件，其中第二阱类型的第一和第二阱被第一阱类型的第二阱分离，以及其中第二阱类型的第二和第三阱被第一阱类型的第一阱分离。
[0135]附加实施例32
[0136]根据附加实施例31中限定的存储器元件，还包括至少第一和第二地址晶体管，其中第一地址晶体管在第二阱类型的第二阱中形成，以及其中第二地址晶体管在第二阱类型的第三阱中形成。
[0137]附加实施例33
[0138]根据附加实施例29中限定的存储器元件，其中第一沟道类型的晶体管是P沟道晶体管以及第一阱类型的阱是η阱以及其中第二沟道类型的晶体管是η沟道晶体管以及第二阱类型的阱是P阱。
[0139]附加实施例34
[0140]一种存储器元件，包括:第一晶体管对，包括第一存储节点；第二晶体管对，包括第二存储节点，其中第一晶体管对具有连接到第一存储节点的第一沟道类型的第一晶体管。其中第二晶体管对具有连接到第二存储节点的第一沟道类型的第二晶体管；其中第一晶体管在第一阱中形成，以及其中第二晶体管在与第一阱分离的第二阱中形成；以及地址晶体管，连接到第一和第二存储节点。
[0141]附加实施例35
[0142]附加实施例34中限定的存储器元件，其中第一晶体管对具有连接到第一存储节点的第二沟道类型的第一晶体管，其中第二晶体管对具有连接到第二存储节点的第二沟道类型的第二晶体管；其中第二沟道类型的第一晶体管在第三阱中形成，以及其中第二沟道类型的第二晶体管在与第三阱分离的第四阱中形成。
[0143]附加实施例36
[0144]根据附加实施例35中限定的存储器元件，其中第一和第二阱包括η阱，其中第一沟道类型的第一和第二晶体管包括P沟道晶体管，以及其中第二沟道类型的第一和第二晶体管包括η沟道晶体管。
[0145]附加实施例37
[0146]根据附加实施例35中限定的存储器元件，其中第三和第四阱包括P阱，以及其中第三和第四阱被第二阱分离。
[0147]附加实施例38
[0148]根据附加实施例34限定的存储器元件，还包括:第三晶体管对，包括第三存储节点；第四晶体管对，包括第四存储节点，其中第三晶体管对具有连接到第三存储节点的第一沟道类型的第三晶体管；其中第四晶体管对具有连接到第四存储节点的第一沟道类型的第四晶体管；其中第一沟道类型的第三晶体管在第二阱中形成，以及其中第一沟道类型的第四晶体管在第一阱中形成。
[0149]附加实施例39
[0150]根据附加实施例38中限定的存储器元件，其中第一晶体管对具有连接到第一存储节点的第二沟道类型的第一晶体管，其中第二晶体管对具有连接到第二存