用来控制一记忆装置的方法以及记忆装置与控制器的制造方法
【技术领域】
[0001]本发明是有涉及闪存(Flash Memory)装置的错误更正能力的控制,尤指一种用来控制一记忆装置的方法以及其相关的记忆装置与控制器。
【背景技术】
[0002]近年来由于闪存的技术不断地发展，各种可携式记忆装置(例如:符合SD/MMC、CF、MS、XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的闪存的访问控制遂成为相当热门的议题。
[0003]以常用的NAND型闪存而言，其主要可区分为单阶细胞(Single Level Cell, SLC)与多阶细胞(Multiple Level Cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(Memory Cell ;亦可称为「记忆单元」)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆细胞的晶体管的储存能力则被充分利用，是采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录多个位的信息(例如:00、01、11、10);理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的两倍以上，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
[0004]相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。依据现有技术，由于某些类型的多阶细胞闪存的运作复杂，故现有的存储器控制器需要配置强大的错误更正机制，以确保用户数据的正确性。然而，某些问题就产生了。例如:因应不同的错误更正能力需求，不同产品的存储器控制器需要不同的设计，使得相关成本(例如:时间成本与材料成本)对应地增加。又例如:相较于市场上既有的产品，后续推出的产品中的存储器控制器需要变更设计，使得相关成本(例如:时间成本与材料成本)对应地增力口。因此，需要一种新颖的方法来加强控管闪存的数据存取，以在不产生副作用(例如:储存数据错误)的状况下提升整体效能。
【发明内容】
[0005]因此，本发明的一目的在于公开一种用来控制一记忆装置的方法以及其相关的记忆装置与控制器，以解决上述问题。
[0006]本发明的另一目的在于公开一种用来控制一记忆装置的方法以及其相关的记忆装置与控制器，以于不同的产品共享相同的控制器芯片。
[0007]本发明的另一目的在于公开一种用来控制一记忆装置的方法以及其相关的记忆装置与控制器，以在不更换控制器芯片的状况下提升记忆装置的运作效能。
[0008]本发明的至少一较佳实施例中公开一种用来控制一记忆装置的方法，所述记忆装置包括至少一非挥发性(Non-volatile，.)存储器组件，每一非挥发性存储器组件包括多个区块(Block)，所述方法是应用于所述记忆装置中的一控制器，所述控制器是用来控制所述至少一非挥发性存储器组件，所述方法包括下列步骤:从所述至少一非挥发性存储器组件中的一特定非挥发性存储器组件的一系统区块读取一第二组错误更正组态参数(ErrorCorrect1n Configuring Parameter)的编码数据，并利用所述控制器中的一低密度奇偶校验(Low-Density Parity-Check, LDPC)引擎译码所述编码数据以取得所述第二组错误更正组态参数，其中所述低密度奇偶校验引擎储存一第一组错误更正组态参数，以及于译码所述编码数据时，所述低密度奇偶校验引擎基于所述第一组错误更正组态参数进行对应于一第一低密度奇偶校验特征矩阵的译码；以及将通过译码所述编码数据而取得的所述第二组错误更正组态参数储存于所述低密度奇偶校验引擎中的一随机存取存储器，并控制所述低密度奇偶校验引擎基于所述随机存取存储器中的所述第二组错误更正组态参数进行对应于一第二低密度奇偶校验特征矩阵的运作，使得所述低密度奇偶校验引擎具备对应于所述第二低密度奇偶校验特征矩阵的编码与译码能力，以供所述控制器于所述至少一非挥发性存储器组件存取数据之用。尤其是，所述第一低密度奇偶校验特征矩阵包括多个子矩阵(Submatrix)，而所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自一预定集合的一方块矩阵(Square Matrix)。另外，所述第二低密度奇偶校验特征矩阵包括多个子矩阵，而所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自所述预定集合的一方块矩阵。此外，所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小等于所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小。再者，所述预定集合包括一零矩阵(Zero Matrix)、一单位矩阵(Identity Matrix)、以及所述单位矩阵的至少一循环位移(Cyclic-Shifted)矩阵，其中所述至少一循环位移矩阵中的任一循环位移矩阵是取自循环地位移所述单位矩阵中的全部的行向量或循环地位移所述单位矩阵中的全部的列向量。
[0009]本发明于公开上述方法的同时，亦对应地公开一种记忆装置，包括:至少一非挥发性存储器组件，每一非挥发性存储器组件包括多个区块；以及一控制器，用来控制所述至少一非挥发性存储器组件，所述控制器包括一处理单元，以依据内嵌于所述处理单元或接收自所述处理单元之外的一程序代码来管理所述记忆装置。另外，所述控制器从所述至少一非挥发性存储器组件中的一特定非挥发性存储器组件的一系统区块读取一第二组错误更正组态参数的编码数据，并利用所述控制器中的一低密度奇偶校验引擎译码所述编码数据以取得所述第二组错误更正组态参数，其中所述低密度奇偶校验引擎储存一第一组错误更正组态参数，以及于译码所述编码数据时，所述低密度奇偶校验引擎基于所述第一组错误更正组态参数进行对应于一第一低密度奇偶校验特征矩阵的译码。并且，所述控制器将通过译码所述编码数据而取得的所述第二组错误更正组态参数储存于所述低密度奇偶校验引擎中的一随机存取存储器，并控制所述低密度奇偶校验引擎基于所述随机存取存储器中的所述第二组错误更正组态参数进行对应于一第二低密度奇偶校验特征矩阵的运作，使得所述低密度奇偶校验引擎具备对应于所述第二低密度奇偶校验特征矩阵的编码与译码能力，以供所述控制器于所述至少一非挥发性存储器组件存取数据之用。尤其是，所述第一低密度奇偶校验特征矩阵包括多个子矩阵，而所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自一预定集合的一方块矩阵。另外，所述第二低密度奇偶校验特征矩阵包括多个子矩阵，而所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自所述预定集合的一方块矩阵。此外，所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小等于所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小。再者，所述预定集合包括一零矩阵、一单位矩阵、以及所述单位矩阵的至少一循环位移矩阵，其中所述至少一循环位移矩阵中的任一循环位移矩阵是取自循环地位移所述单位矩阵中的全部的行向量或循环地位移所述单位矩阵中的全部的列向量。
[0010]本发明于公开上述方法的同时，亦对应地公开一种记忆装置的控制器，所述记忆装置包括至少一非挥发性存储器组件，每一非挥发性存储器组件包括多个区块，所述控制器包括:一低密度奇偶校验引擎，用来为所述控制器进行错误更正，其中所述低密度奇偶校验引擎包括硬件电路；以及一处理单元，耦接至所述低密度奇偶校验引擎，用来依据内嵌于所述处理单元或接收自所述处理单元之外的一程序代码来管理所述记忆装置。另外，所述控制器从所述至少一非挥发性存储器组件中的一特定非挥发性存储器组件的一系统区块读取一第二组错误更正组态参数的编码数据，并利用所述控制器中的一低密度奇偶校验引擎译码所述编码数据以取得所述第二组错误更正组态参数，其中所述低密度奇偶校验引擎储存一第一组错误更正组态参数，以及于译码所述编码数据时，所述低密度奇偶校验引擎基于所述第一组错误更正组态参数进行对应于一第一低密度奇偶校验特征矩阵的译码。并且，所述控制器将通过译码所述编码数据而取得的所述第二组错误更正组态参数储存于所述低密度奇偶校验引擎中的一随机存取存储器，并控制所述低密度奇偶校验引擎基于所述随机存取存储器中的所述第二组错误更正组态参数进行对应于一第二低密度奇偶校验特征矩阵的运作，使得所述低密度奇偶校验引擎具备对应于所述第二低密度奇偶校验特征矩阵的编码与译码能力，以供所述控制器于所述至少一非挥发性存储器组件存取数据之用。尤其是，所述第一低密度奇偶校验特征矩阵包括多个子矩阵，而所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自一预定集合的一方块矩阵。另外，所述第二低密度奇偶校验特征矩阵包括多个子矩阵，而所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的每一子矩阵是选自所述预定集合的一方块矩阵。此外，所述第二低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小等于所述第一低密度奇偶校验特征矩阵的所述多个子矩阵中的任一子矩阵的大小。再者，所述预定集合包括一零矩阵、一单位矩阵、以及所述单位矩阵的至少一循环位移矩阵，其中所述至少一循环位移矩阵中的任一循环位移矩阵是取自循环地位移所述单位矩阵中的全部的行向量或循环地位移所述单位矩阵中的全部的列向量。
[0011]本发明于公开上述方法的同时，亦对应地公开一种用来控制一记忆装置的方法，所述记忆装置包括至少一非挥发性存储器组件，每一非挥发性存储器组件包括多个区块，所述方法是应用于一初始化(Initializat1n)装置以通过利用所述记忆装置中的一控制器来对所述记忆装置进行初始化，所述控制器是用来控制所述至少一非挥发性存储器组件，所述方法包括下列步骤:将一第二组错误更正组态参数的编码数据写入所述至少一非挥发性存储器组件中的一特定非挥发性存储器组件的一系统区块，其中所述编码数据是通过对所述第二组错误更正组态参数进行基于一