特征开关电压之下的电平，以引起已转换的晶闸管存储器单元在非导 电/断开状态下操作并且假设期望的易失性"〇"位值。对于具有处在对应于NV"1"位值的低 电阻状态下的电阻负载元件27的相变材料的晶闸管存储器单元，转换脉冲将不产生用于对 电阻负载元件27的相变材料进行转换的必要位移电流。替代地，转换脉冲产生传导电流，该 传导电流引起存储器单元的晶闸管器件在导电/接通状态下操作并且假设期望的易失性 "Γ位值，并且当电压电平被降低到低于保持电压的电平时它们仍然是接通的（因为它们的 QW界面已被填充，并且该电荷相比于已转换的晶闸管存储器单元没有足够的时间来耗散）。
[0063] 在本文中已描述和说明出了使用晶闸管存储器单元的阵列的半导体存储器器件， 所述晶闸管存储器单元每个包括晶闸管器件和从相变材料实现的电阻负载元件，所述相变 材料可被电气地编程为低电阻状态和高电阻状态两者。尽管已描述本发明的特定实施例， 但并不旨在将本发明限制于此，因为旨在本发明在范围上如本领域将允许的那样广泛，并 且同样地来阅读本说明书。因此，尽管已公开了特定存储器体系结构和系统，但将领会的 是，也可以使用其它特定存储器体系结构和系统。另外，尽管已公开了特定信令方案来操作 晶闸管存储器单元，但将理解的是，可以使用其它合适的信令方案。此外，尽管已公开了特 定外延层结构和材料系统，但将领会的是，也可以使用其它外延层结构和材料系统。因此， 本领域的技术人员将领会到，在不脱离如所要求保护的其精神和范围的情况下，可以对所 提供的发明做出另外其它的修改。
【主权项】
1. 一种半导体存储器器件，包括： 在基底上形成的存储器单元的阵列，每个给定存储器单元包括电阻负载元件和晶闸管 器件，所述电阻负载元件和所述晶闸管器件定义穿过所述给定存储器单元的电阻负载元件 和晶闸管器件的可切换电流路径，其中，所述电阻负载元件从相变材料实现，所述相变材料 可以通过流过所述给定存储器单元的可切换电流路径的电流选择性地被编程为高电阻状 态和低电阻状态中的一个，并且其中，所述给定存储器单元的可切换电流路径的状态表示 由所述给定存储器单元存储的易失性位值； 至少一个字线，对应于在所述基底上形成的所述阵列的各个行，其中，给定字线耦接到 穿过针对所述阵列的对应行的存储器单元的电阻负载元件和晶闸管器件的可切换电流路 径； 多个位线，对应于在所述基底上形成的所述阵列的各个列，其中，给定位线耦接到针对 所述阵列的对应列的存储器单元的调制掺杂量子阱界面;以及 第一电路，被配置成对所述阵列的每个字线施加第一电压信号以便生成电流，所述电 流根据所述阵列的存储器单元的可切换电流路径的状态将所述阵列的所有存储器单元的 电阻负载元件的相变材料编程为高电阻状态和低电阻状态中的一个，以用于对由所述阵列 的存储器单元存储的易失性位值进行非易失性备份。2. 根据权利要求1所述的半导体存储器器件，其中： 对于其中给定存储器单元的可切换电流路径处在对应于易失性"〇"位值的非导电/断 开状态下的所述阵列的存储器单元，第一电信号产生电流，所述电流通过熔化将所述给定 存储器单元的电阻负载元件的相变材料转换到对应于非易失性"0"位值的高电阻状态；以 及 对于其中给定存储器单元的可切换电流路径处在对应于易失性"Γ位值的导电/接通 状态下的所述阵列的存储器单元，第一电信号产生电流，所述电流不对所述给定存储器单 元的电阻负载元件的相变材料进行转换，使得其仍处在对应于非易失性"Γ位值的低电阻 状态下。3. 根据权利要求1所述的半导体存储器器件，其中： 第一电信号包括在所述阵列的存储器单元的晶闸管器件的开关电压之上的电压脉冲。4. 根据权利要求1所述的半导体存储器器件，其中： 所述第一电路进一步被配置成，对所述阵列的每个字线施加第二电信号以便生成电 流，所述电流根据由所述阵列的存储器单元存储的非易失性位值将所述阵列存储器单元的 所有存储器单元的电阻负载元件的相变材料编程为低电阻状态，以及设置所述阵列的所有 存储器单元的可切换电流路径的状态，以用于从非易失性备份恢复由所述阵列的存储器单 元存储的易失性位值。5. 根据权利要求4所述的半导体存储器器件，其中： 对于其中给定存储器单元的电阻负载元件的相变材料处在对应于非易失性"〇"位值的 高电阻状态下的所述阵列的存储器单元，所述第二电信号产生电流，所述电流通过再结晶 将所述给定存储器单元的电阻负载元件的相变材料转换到低电阻状态，并且将所述给定存 储器单元的可切换电流路径的状态设置为对应于易失性"0"位值的非导电/断开状态；以及 对于其中给定存储器单元的电阻负载元件的相变材料处在对应于非易失性"Γ位值的 低电阻状态下的所述阵列的存储器单元，所述第二电信号产生电流，所述电流不对所述给 定存储器单元的电阻负载元件的相变材料进行转换，使得其仍处在低电阻状态下，并且将 所述给定存储器单元的可切换电流路径的状态设置为对应于易失性"Γ位值的导电/接通 状态。6. 根据权利要求4所述的半导体存储器器件，其中： 所述第二电信号包括电压脉冲，所述电压脉冲后面是到所述阵列的存储器单元的晶闸 管器件的开关电压以下的电平的电压降低。7. 根据权利要求1所述的半导体存储器器件，其中： 所述阵列的存储器单元的晶闸管器件包括在所述基底上形成的第一类型调制掺杂量 子阱界面，并且所述位线耦接到针对所述阵列的对应列的存储器单元的晶闸管器件的第一 类型调制掺杂量子阱界面。8. 根据权利要求7所述的半导体存储器器件，其中： 所述阵列的存储器单元的晶闸管器件包括与所述第一类型调制掺杂量子阱界面间隔 开的第二类型调制掺杂界面；以及 所述半导体存储器器件进一步包括在所述基底上形成并且对应于所述阵列的各个列 的多个擦除线，其中，给定擦除线耦接到针对所述阵列的对应列的存储器单元的晶闸管器 件的第二类型调制掺杂量子阱界面。9. 根据权利要求8所述的半导体存储器器件，进一步包括： 地址总线； 数据总线； 控制总线； 可操作地耦接到所述地址总线的行地址解码电路，所述行地址解码电路被配置成选择 如由在所述地址总线上输入的行地址支配的字线； 可操作地耦接到所述行地址解码电路的字线驱动器电路，所述字线驱动器电路被配置 成对所选择的字线施加信号； 可操作地耦接到所述地址总线的列地址解码电路，所述列地址解码电路被配置成选择 如由在所述地址总线上输入的列地址支配的位线； 可操作地耦接到所述列地址解码电路和所述阵列的位线的位线放大器和驱动器电路， 所述位线放大器和驱动器电路被配置成对所选择的位线上承载的信号进行施加或处理； 可操作地耦接到所述列地址解码电路和所述阵列的擦除线的擦除线驱动器电路，所述 擦除线驱动器电路被配置成施加在所选择的擦除线上承载的信号； 可操作地耦接到所述数据总线的数据输入电路和数据输出电路； 10门电路，可操作地耦接在位线放大器和驱动器电路与数据输入电路和数据输出电路 两者之间，并且还可操作地耦接在擦除线驱动器电路与数据输入电路之间；以及 可操作地耦接到所述控制总线的控制电路，所述控制电路用于根据在所述控制总线上 输入的控制数据控制所述第一电路和所述半导体存储器器件的其它部分的操作。10. 根据权利要求1所述的半导体存储器器件，其中： 所述第一电路响应于检测预定的事件或信号的存在的第二电路而操作。11. 根据权利要求10所述的半导体存储器器件，其中： 所述预定的事件或信号由以下中的至少一个来触发:预定的用户输入、处理系统的预 定的低功率操作模式以及提供给所述器件的功率的降低。12. 根据权利要求1所述的半导体存储器器件，其中： 所述阵列的存储器单元的晶闸管器件从在所述基底上形成的外延层结构实现，其中， 所述外延层结构定义互补η型和p型调制掺杂量子阱界面。13. 根据权利要求12所述的半导体存储器器件，其中： 所述外延层结构包括:Ν+型掺杂层;形成与所述Ν+型掺杂层间隔开的ρ型调制掺杂量子 阱界面的第一多个层;形成η型调制掺杂量子阱界面的第二多个层，所述第一多个层与所述 第二多个层分离；以及与所述第二多个层间隔开的Ρ+型掺杂层。14. 根据权利要求13所述的半导体存储器器件，其中： 所述Ρ型调制掺杂量子阱界面包括通过至少一个未掺杂间隔层与Ρ型掺杂电荷薄层分 离的至少一个量子阱；以及 所述η型调制掺杂量子阱界面包括通过至少一个未掺杂间隔层与η型掺杂电荷薄层分 离的至少一个量子阱。15. 根据权利要求13所述的半导体存储器器件，其中： 在所述Ν+型掺杂层之上形成所述ρ型调制掺杂量子阱界面。16. 根据权利要求1所述的半导体存储器器件，其中： 所述阵列的存储器单元的电阻负载元件的相变材料包括硫属玻璃材料。17. 根据权利要求1所述的半导体存储器器件，其中： 在低功率动态存储状态之间定期更新由所述阵列的存储器单元的可切换电流路径的 状态存储的易失性位值。18. 根据权利要求1所述的半导体存储器器件，其中： 由所述阵列的存储器单元的可切换电流路径的状态存储的易失性位值不需要定期更 新。19. 根据权利要求1所述的半导体存储器器件，其中： 所述阵列的存储器单元被进一步配置用于SRAM操作和DRAM操作中的至少一个。
【专利摘要】一种半导体存储器器件包括在基底上形成的存储器单元（MC）的阵列，所述存储器单元（MC）每个从负载元件和晶闸管实现，负载元件和晶闸管定义可切换电流路径，所述可切换电流路径的状态表示由MC存储的易失性位值。对应于所述阵列的各个行的至少一个字线在所述基底上形成，并耦接到针对对应行的MC电流路径。对应于所述阵列的各个列的位线在所述基底上形成，并可以耦接到针对对应列的MC晶闸管的调制掺杂QW界面。电路被配置成对（多个）字线施加电信号以便生成电流，所述电流根据MC的电流路径的状态将所述MC负载元件的相变材料编程为高或低电阻状态中的一个，以用于非易失性备份和恢复目的。
【IPC分类】G11C11/39
【公开号】CN105580085
【申请号】CN201480042157
【发明人】G.W.泰勒
【申请人】欧培拉太阳能公司, 康涅狄格大学
【公开日】2016年5月11日
【申请日】2014年7月18日
【公告号】EP3025349A2, US8947925, US9281059, US20140050022, US20150138881, WO2015013118A2, WO2015013118A3