专利名称：具有钌或氧化钌的半导体器件的制造方法
技术领域：
本发明涉及制造半导体器件的方法，具体涉及一种可以以高选择率进行灰化形成在钌膜或氧化钌膜上的抗蚀剂膜的半导体器件的制造方法。
利用氧气(例如美国专利号No.5,254,217，Maniar et al.)以及氧气和卤素气体(例如美国专利号No.5,624,583，Tokashiki et al.)，通过反应离子蚀刻，可以将钌和氧化钌压成高各向异性形式。当采用上述蚀刻方法能够使电容器电极的尺寸减至最小时，需要利用氧等离子体，对形成在由钌或氧化钌制成的电极上的光敏感材料(即，光致抗蚀剂)进行灰化。
图1a至1e是说明例举的传统的具有钌(Ru)膜的半导体器件制造方法的基本步骤的截面图，其中在接触孔蚀刻的步骤之后进行灰化步骤。
首先，如图1a所示，在硅(Si)衬底11上形成Ru膜12和二氧化硅(SiO2)层14。如图1b所示，然后在SiO2层14上施加光致抗蚀剂，接着进行利用光刻工艺的构图步骤，以形成抗蚀剂图形13。接着，如图1c所示，利用CF4等通过干蚀工艺形成穿过SiO2层14的用于将布线连接到Ru膜12的接触孔16。此后，如图1d所示，利用O2气对抗蚀剂图形13进行等离子灰化工艺。在灰化过程中，由于作为Ru与氧等离子体22反应的结果，形成了易挥发的RuO3或RuO4，Ru膜12也逐渐受到腐蚀。结果，完全除去抗蚀剂图形13包含基本上腐蚀了Ru膜12。在某些情况下，接触孔16下面的Ru膜12会消失，如图1e所示。
在所描述的传统例子中，接触孔蚀刻之后进行灰化，在实际的半导体器件的制造中，可能出现其中Ru膜12暴露于氧等离子的这种灰化步骤不止进行一次。这样，即使整个Ru膜12通过一次灰化步骤没有被除去，但重复几次灰化步骤之后，Ru膜12可能会从结构上消失。
为了解决这种问题，Yunogami et al.(美国专利No.6,326,218)公开了一种通过在Ru膜12上形成铂(Pt)膜15来防止Ru膜12在抗蚀剂图形13灰化时被腐蚀的方法。
图2a至2e是说明在上面文件中公开的这种方法的步骤的截面图。在此方法中，如图2a所示，首先，在Si衬底11上淀积Ru膜12。然后，在Ru膜12上淀积铂(Pt)膜15。使铂膜15和Ru膜12构图之后，在Pt膜15上淀积SiO2层14。然后，如图2b所示，在SiO2层14上形成抗蚀剂图形13。此外，如图2c所示，利用CF4等通过干蚀工艺形成穿过SiO2层14的接触孔16。此后，如图2d所示，利用氧等离子体22对抗蚀剂图形13进行等离子灰化工艺。在这种情况下，由于用Pt膜15覆盖Ru膜12，因此Ru膜12完全不会被腐蚀，同时利用灰化工艺完全焚化抗蚀剂图形13，如图2e所示。
如上所述，在传统的半导体器件的制造方法中，在灰化时会腐蚀Ru膜12。为了防止Ru膜12被腐蚀，需要在Ru膜上淀积Pt膜15，以防止其被腐蚀或消失。然而，在这种情况下，由于需要在Ru膜12上形成和构图Pt膜15的附加步骤，使制造变得更复杂。另外，由于Pt的费用，导致半导体器件的制造费用增加。结果，在包含Ru或Ru氧化物的半导体器件的传统制造方法中，不能达到充分的生产率。此外，在某些情况下，由于需要直接在Ru膜12上形成介质层，因此不能在Ru膜12上形成Pt膜15。
在本发明第一技术方案中，包含钌和氧化钌中的至少一种的半导体器件的制造方法包括利用包含氧气或臭氧气体和氮气的气体混合物灰化钌或氧化钌上的光敏感材料的步骤，其中氮气的百分含量为50％或更高。
这里，可以在200℃或更高的温度下通过加热其上已形成了钌或氧化钌的衬底进行灰化步骤。
可以在利用光敏感材料作为掩模蚀刻钌或氧化钌上的层间绝缘膜之后进行灰化步骤。还可以在利用光敏感材料作为掩模蚀刻钌或氧化钌之后进行灰化步骤。
在本发明的第二个技术方案中，包含钌和氧化钌中的至少一种的半导体器件的制造方法包括步骤在衬底上形成由钌或氧化钌制成的膜；在钌或氧化钌膜上形成层间绝缘膜；在层间绝缘膜上施加光敏感材料，构图所施加的光敏感材料；利用已构图的光敏感材料作为掩模，蚀刻层间绝缘膜；以及利用作为气体混合物提供的灰化气体使已构图的光敏感材料灰化，气体混合物包含氧气或臭氧气体和包含氮气的气体，其中氮气的百分含量为50％或更高。
这里，可以在蚀刻层间绝缘膜的步骤中形成用于暴露钌膜或氧化钌膜的接触孔。
根据本发明的上述第一或第二技术方案，其优点是可以在高选择率和高灰化速率下有效地进行光敏感材料的灰化，同时防止钌膜或氧化钌膜的局部消失。
这个优点的原因如下。在先有技术的方法中，因为钌被氧化而形成了挥发性化合物，即RuO3或RuO4，所以钌被氧等离子蚀刻。在这种情况下，在利用氧等离子等对光致抗蚀剂进行灰化时，会腐蚀钌或使钌消失。
另一方面，根据本发明，通过使O2气和大量的N2气混合制备用于灰化气体，以便降低氧与钌的碰撞可能性。此时，可以稍微降低光致抗蚀剂的灰化速率，但其程度小于钌的蚀刻速率的降低。因此，可以得到选择性相对于钌有所改进的光致抗蚀剂的灰化。
图1a至1e是用于说明作为第一个传统的在蚀刻接触孔之后进行光致抗蚀剂的灰化的例子包含钌膜的半导体器件的制造方法中的各个步骤的截面图；图2a至2e是用于说明作为第二个传统的在蚀刻接触孔之后进行光致抗蚀剂的灰化的例子包含Ru膜的半导体器件制造方法中的各个步骤的截面图；图3a至3e是用于说明作为本发明的一个在蚀刻接触孔之后进行光致抗蚀剂的灰化的最佳实施例包含钌膜的半导体器件制造方法中的各个步骤的截面图；
图4是说明选择率和灰化速率相对于通过混合O2气和N2气制备的气体组分的特征曲线图；和图5是用于说明选择率和灰化速率相对于灰化步骤中的衬底温度的特征曲线图。
现在参考图3a至3e，将描述作为本发明的一个最佳实施例的半导体器件的制造方法。
如图3a所示，首先，在硅(Si)衬底上形成厚100nm的Ru膜12，在Ru膜12上淀积厚500nm的二氧化硅(SiO2)层(即，层间绝缘膜)14。然后，如图3b所示，在SiO2层14上施加光敏感材料(即，光致抗蚀剂)，接着进行利用光刻工艺的构图步骤，以得到厚1000nm的抗蚀剂图形13。接着，如图3c所示，利用抗蚀剂图形13作为掩模，利用CF4等通过干蚀工艺蚀刻SiO2层14，以便形成延伸穿过SiO2层14的接触孔16。如图所示，在接触孔16的底部露出Ru膜12的部分表面，以便可以利用Ru膜12作为电极等。SiO2相对于Ru的蚀刻选择率为20或更高。这样，例如，如果将过蚀量设定到100％，可以在厚度方向将Ru膜12蚀刻大约25nm。因此，在这种情况下，遗留的Ru膜12的厚度大约为75nm。
此外，如图3d所示，利用氧/氮等离子等33通过灰化除去抗蚀剂图形13。在此实施例中，通过施加1000W、13.56MHz的RF功率，在250℃的衬底温度和360毫乇的压力下，进行灰化步骤。用在此实施例中所使用的灰化气体是混合气体，由200sccm的O2和220sccm的N2构成。换句话说，N2的含量比(即，N2/(N2+O2)的体积比)为50％。
在本发明中，研究了灰化步骤的条件，尤其是灰化气体的组分和衬底温度。图4显示了在电容耦合等离子灰化设备中，施加1000W、13.56MHz的RF功率，在440sccm的总气体流动、250℃的衬底温度和360毫乇的压力下，评估选择性特征(即，抗蚀剂的蚀刻速率/Ru的蚀刻速率)和抗蚀剂灰化速率与灰化气体中N2的组分比之间关系的实验结果，灰化气体是通过混合O2气和N2气制备的。从图4可以看出，当N2的组分比为50％时，选择率变得最大，N2的组分比为50％时的选择率至少是N2的组分比为10％时的选择率的两倍。从图4可以看出，抗蚀剂的灰化速率随着N2的组分比的增加而降低。N2的组分比为50％时的灰化速率大约是N2的组分比为10％时的0.7倍。然而，由于1600nm/分钟或更大的抗蚀剂灰化速率，不能观察到生产率的显著损毁。
此外，在下列灰化条件下对具有这种膜结构的样品进行了评估选择率的特征和灰化速率与衬底温度之间关系的另外的实验。即，利用提供的400sccm的O2气和40sccm的N2气的混合物作为灰化气体，在360毫乇的压力和150℃、200℃或250℃的衬底温度下，施加1000W、13.56MHz的RF功率，进行灰化。得到的结果示于图5。
从图5可以看出，选择率和灰化速率都随着衬底温度的降低迅速降低。当衬底温度为200℃时，选择率和抗蚀剂灰化速率几乎变为250℃温度下的一半。如果衬底温度进一步降低，那么灰化速率进一步降低，导致没有实用性。
在此实施例中，通过上面的结果，如上所述可以总结出灰化条件，其中利用提供的220sccm的O2气和220sccm的N2气的灰化气体(N2的组分比约50％)，在360毫乇的压力和250℃的衬底温度下，施加1000W、13.56MHz的RF功率进行灰化。在这种条件下，抗蚀剂/Ru的选择率大约为500。因此，即使灰化时间是除去1000nm厚的抗蚀剂所需要的时间的10倍，Ru的腐蚀仅为20nm厚。灰化之前的Ru膜的厚度为75nm，因此，即使灰化步骤重复进行三次，也可以留下Ru电极12而不会消失。
通过实验，如果N2的组分比为10％，可以仅通过重复两次类似的步骤就很好地使Ru膜12消失。
如上所述，考虑图4和5所示的结果等，可以通过将N2的组分比增加到50％或更高来增加选择率。在这种情况下，我们可以发现，即使灰化步骤重复几次，Ru膜12几乎不会消失。此外，如图4和5所示，在灰化步骤中，衬底温度最好为200℃或更高，以便防止选择率和灰化速率变得太低。
如上所述，本发明可以以高选择率来灰化Ru膜上的光敏感材料，因此可以在低成本下制造半导体器件。另外，灰化光敏感材料时，可以防止Ru膜局部消失。
尽管已经参考附图联系最佳实施例描述了本发明，对本领域技术人员来说，各种变化和修改是显而易见的。
在实施例中，Ru膜12形成在Si衬底11上。然而，并不限于这种衬底。通过在Si衬底11上形成氧化钌膜例如RuO2膜，可以得到类似的效果。显然，利用钌膜和氧化钌膜的叠层结构，也可以相同的效果。
此外，为了得到类似的效果，代替通过混合含O2的气体和含N2的气体而制备的气体，可以采用通过混合，含O3的气体和含N2的气体而制备的气体。这样，混合气体可以是通过混合O2和O3的至少一种和N2而制备的气体。
在实施例中，描述了Ru膜上层间绝缘膜(SiO2膜)的接触孔蚀刻之后的灰化。还可以将其应用于其中在灰化时暴露Ru膜的整个步骤，例如，利用抗蚀剂图形作为掩模，构图Ru膜之后的灰化步骤。
应注意对于本领域技术人员来说，各种其它的变化和修改都是显而易见的。这种变化和修改应理解为包含在由所附的权利要求所限定的本发明的范围内，除非离开的本发明的范围。
权利要求
1.一种半导体器件的制造方法，此半导体器件包含钌和氧化钌中的至少一种，包括利用包含氧气或臭氧气体和氮气的气体混合物灰化钌或氧化钌上的光敏感材料，其中氮气的百分含量为50％或更高。
2.如权利要求1所述的方法，其中在200℃或更高的温度下通过加热其上形成了钌或氧化钌的衬底进行灰化。
3.如权利要求1所述的方法，其中在利用光敏感材料作为掩模蚀刻钌或氧化钌上的层间绝缘膜之后进行灰化。
4.如权利要求1所述的方法，其中在利用光敏感材料作为掩模构图钌或氧化钌之后进行灰化。
5.一种半导体器件的制造方法，此半导体器件包含钌和氧化钌中的至少一种，包括在衬底上形成由钌或氧化钌制成的膜；在钌或氧化钌膜上形成层间绝缘膜；在层间绝缘膜上施加光敏感材料，构图所施加的光敏感材料；利用已构图的光敏感材料作为掩模，蚀刻层间绝缘膜；以及利用作为气体混合物提供的灰化气体使已构图的光敏感材料灰化，气体混合物包含氧气或臭氧气体和包含氮气的气体，其中氮气的百分含量为50％或更高。
6.如权利要求5述的方法，其中在200℃或更高的温度下通过加热衬底进行灰化。
7.如权利要求5述的方法，其中在蚀刻层间绝缘膜的步骤中形成用于暴露钌膜或氧化钌膜的接触孔。
8.如权利要求5述的方法，其中层间绝缘膜由二氧化硅制成。
全文摘要
一种半导体器件的制造方法包含下列步骤。首先,依次在Si衬底上形成Ru或RuO
文档编号H01L21/768GK1375862SQ02107438
公开日2002年10月23日 申请日期2002年3月15日 优先权日2001年3月16日
发明者小野泰弘, 篠原壮太 申请人:日本电气株式会社