专利名称：改善导电路径电阻之方法及装置的制作方法
技术领域：
本发明系有关改善集成电路中导电路径电阻之方法及装置。
背景技术：
导电路径系被用来互连集成电路内之各种节点。这些导电路径电阻有时系不利地影响集成电路之电子效能。例如，动态随机存取内存(DRAM)数组中特定导电路径电阻可急遽改善信息可被写入及读出内存之速度。更特别是，第1图为被包含于传统动态随机存取内存数组内之传统储存单元22数组略图。各储存单元22系包含一单数组晶体管24及一单电容器26。内存数组12之被给定储存单元22系可藉由激活特定位线及字线来存取。当内存数组12之储存单元22被以格栅方式排列时，被给定字线及位线组合激活仅需存取一单元22。
例如，为了将数据位写入储存单元(0，1)，字线0系藉由施加适当电压，如逻辑高(如3.3V，5V，15V等)或逻辑低(如0V)至该线来激活。字线上之适当电压将开启被连接至该线之包含单元(0，1)之各数组晶体管24。该电压接着被呈现于位线1上，其将充电单元(0，1)之电容器26至预期位准，如与数据位准相符之逻辑高或逻辑低。该电压可藉由适当连接数据总线而被呈现于位线1(及/或任何其它位线)上。当字线0上之电压被移除时，单元(0，1)之数组晶体管24系被偏动关闭，而单元(0，1)之电容器26上之电荷系被储存。
除了位线1上之电压系藉由储存单元22之电容器26而非数据总线来施加之外，从如单元(0，1)之特定储存单元22读取数据位系实质类似写入数据位。通常，单储存单元22并不被写入或读取；相反地，全部文字(数据位序列)系藉由施加适当电压于特定字线及加诸或感测电压于如位线0，1，2等之各位线而被写入内存数组12或从内存数组12读取。
不论数据是否被写入或读取自数组12之电容器26，与电容器26结合之晶体管24必须被偏动开启。如上述，对晶体管24源极而言，此必然伴随施加电压至闸极。晶体管24被偏动开启(或偏动关闭)之速度系被耦合至晶体管24之形成字线之导电路径电阻所影响。此系因具有与晶体管24各闸极结合之内含串联电容，其电容可形成具有各字线之等效串联电阻相关之时间常数。晶体管24开启及关闭之速度亦被形成位线之导电路径电阻所影响，此系因影响与闸极电容相关之时间常数之总电阻为字线及位线之各电阻之函数。
降低与晶体管24相关之时间常数之努力系被集中于降低闸极电容及/或降低与该闸极电容串联之总电阻。降低总电阻时，系某程度地尝试使用低电阻物质来形成被结合字线，位线与门极物质(也就是闸极堆栈金属化)之导电路径。视被用来形成闸极堆栈金属化之物质类型而定，有时需要退火来达成相当低之电阻。不幸地，退火处理系需提升集成电路温度一段额外时间，其使用集成电路制程所需之对应热供应量。
于是，需要降低如动态随机存取内存电路之集成电路中导电路径电阻之方法及装置，较佳为对集成电路处理之总合热供应无显著影响之方法及装置技术。
发明内容
依据本发明一或更多观点，方法系包含形成钨层于氮化钨层上以制造集成电路中之导电路径，其中氮化钨层中氮对钨之比例系低于约0.7at.。该方法可进一步包含形成氮化硅，氮化钨，氧化硅层，或任何绝缘层于钨层上来保护化硅不受到破坏或被当作闸极堆栈制图用硬幕罩。
例如，氮化钨层可被形成于复晶硅层上以形成场效晶体管闸极堆栈，其中该闸极堆栈可包含复晶硅层，氮化钨层，钨层及氮化硅层(或氮化钨层)。
氮化钨层可使用如溅镀之物理汽相沉积技术被形成复晶硅层。更特别是，该方法可包含形成氩气及氮气混合物，并设定具有氩气及氮气混合物以复晶硅呈现之钨样本。氮化钨层中氮对钨之比例系可藉由控制氩气及氮气之比例来达成。如化学汽相沉积，原子层沉积等之其它沉积技术亦可被运用。
当上述方法被应用来形成动态随机存取内存数组时，具优点之低闸极堆栈电阻系可藉由确保氮化钨层中氮对钨之比例系低于约0.7at.来达成。
考虑附图之说明，熟练技术人士将明了其它原理，特征及优点等。
为了描绘本发明，其被显示于较佳之图形，然而，应了解本发明并不限于所示精确排列及/或工具。
第1图为描绘被用于形成依据先前技术之内存数组之传统电路拓扑略图；第2图为依据本发明之内存单元侧面立体图；第3图为描绘藉由测试使用本发明之方法及装置被形成之导电路径所获得之特定信息数据表；及第4图为显示被包含于第3图之特定信息图。
具体实施例方式
现在参考图标，其中相似数字系标示相似组件，第2图显示依据本发明一或更多原理之内存单元100侧面立体图。内存单元100大致包含基板102，被形成于基板102内之沟渠电容器104，及被形成于沟渠电容器104上之数组晶体管106。在此说明之物质及处理可运用各种基板102，包含硅(Si)，砷化镓(GaAs)，磷化铟(InP)及碳化硅(SiC)。
数组晶体管106系包含如可藉由埋入式垫片形成之汲极110。数组晶体管106亦包含源极112与门极114。闸极114较佳包含层数114A-114D之闸极堆栈。这些层系包含绝缘层114A，复晶硅层114B及金属化层114C及114D。可选附加层114E亦可被考虑。
金属化层114C及114D较佳分别被形成自氮化钨(WN)及实质纯钨(W)。氮化钨层114C较佳提供屏障于钨层114D及在下面复晶硅层114B之间。此屏障可避免钨层114D及复晶硅层114B间之任何不利反应(如形成会产生高电阻之硅化钨)。应注意使用如钨之相当低电阻闸极物质，系具有降低闸极堆栈之电阻及总合电容之不利特性。当电阻被钨物质本身降低时，电容亦可利用低电阻及降低闸极堆栈高度来降低。
依据本发明一个或更多进一步原理，氮化钨层114C内氮对钨之比例系较佳低于约0.7at.。应注意氮对钨之比例0.7at.系等于百分比中之0.43。已发现当此比例被使用时会得出相当非预期及不利结果。例如，闸极堆栈之电阻系于退火之前达到相当低值。再者，电阻位准可以充分低到足以完全排除退火需要，藉此不需使用一部份总热供应来退火处理。
氮化硅，氮化钨，氧化硅或任何其它绝缘层之可选层114E可被配置于钨层114D上以保护钨层114D不受到破坏或当作闸极堆栈制图之硬幕罩。
参考第3及4图将较佳了解本发明有利效应，其描绘藉由测试依据本发明之方法及设备形成之导电物质所获得之特定实验数据。然而本发明并不限于任何操作理论，溅镀处理系被用来制造实验所需之导电物质。的确，当溅镀于物理汽相沉积处理较广等级内时，用于制造导电物质之任何已知处理(如化学汽相沉积，原子层沉积等)或后来发展处理系于本发明范围内被考虑。
举例但不限制，被称为AMAT Endura之标准溅镀制造工具硅被用来制造具有各种氮对钨之比例之导电物质。更特别是，氩气及氮气混合物系被形成，而实质纯钨样本系被设定呈现复晶硅混合物以形成氮化钨层于复晶硅上。氩气及氮气流系以每分钟标准立方公分(sccm)处理来施加。具有各种氮化钨化学计量之导电物质样本系可藉由改变氩气及氮气相对流动来获得。
第3图为包含具有氩气及氮气比例(Ar/N2或N∶Ar)之特定数据，氮对钨之比例(N∶W)，预先退火电阻(Rs)及事后退火电阻(Rs)。这些气体流可产出分别具有1.31(N∶Wat)，1.14，0.97，0.64，0.55及0.49不同比例之各氮化钨层之导电物质。
为了实验，氮化钨层厚度约4公厘，而实质纯钨层约35公厘。导电物质之薄片电阻系使用4点探针来量测获得预先退火电阻Rs。导电物质样本接着于摄氏1050度氩周围环境被退火10秒钟。导电物质之薄片电阻系被量测获得事后退火电阻。
氮化钨层之组成系使用具有40公厘厚度之纯氮化钨薄膜之已知(Rutherford Back Scatterlug)处理来量测。
第3图列表显示预先退火及事后退火电阻，而第4图描绘这些数据。第4图中，纵坐标表示薄片电阻Rs，被量测预先退火及事后退火，而横坐标表示氮化钨层中氮对钨之比例。如第4图所示，氮对钨之比例0.7at.以上预先退火及事后退火薄片电阻间之差相当显著，到达1.3at.比例之11.7对4.7。相对地，氮对钨之比例0.7at.以下预先退火及事后退火薄片电阻间之差相对不显著，例如0.49at.比例之4.6对3.2。再者，藉由0.64氮对钨比例之样本所获得之5.0预先退火薄片电阻系大约相同于用于具有0.97氮对钨比例之导电物质之4.85事后退火薄片电阻。
具有优点是，已发现运用氮化钨层之导电物质预期电阻特性系藉由确保低于0.7at.之氮化钨层可改善效能及可消除退火步骤来获得。当使用本发明动态随机存取内存数组上下文时，较快数据读取及写入效能系可藉由较低金属化电阻来达成，至少某些例子中，该较低电阻可不需退火该金属化而达成，藉此不需于集成电路制造期间使用部分热供应。
虽然本发明已参考特定实施例作说明，但应了解这些实施例仅描述本发明之原理及应用。因此应了解只要不背离附带权利要求所界定之本发明精神及范畴，均可作描绘实施例之各种修改及其它安排之设计。
权利要求
1.一种方法，包含形成氮化钨层使氮对钨之比例系低于约0.7at；及形成钨层于该氮化钨层上。
2.如权利要求第1项之该方法，进一步包含形成绝缘层于该钨层上。
3.如权利要求第2项之该方法，其中该绝缘层系被形成自氮化钨，氮化硅，或氧化硅。
4.如权利要求第1至3任一项之该方法，进一步包含形成该氮化钨层于复晶硅层上以形成场效晶体管闸极堆栈。
5.如权利要求第4项之该方法，进一步包含溅镀该氮化钨层于复晶硅层上以形成该闸极堆栈。
6.如权利要求第4或5项之该方法，进一步包含形成氩气及氮气混合物；及设定具有以该复晶硅呈现之该氩气及氮气混合物之钨样本以形成该氮化钨层于该复晶硅上，其中该氮对钨之比例系可藉由控制该氩气及氮气之比例来达成。
7.一种方法，包含形成氮化钨层于复晶硅层上，其中该氮对钨之比例系低于约0.7at；形成钨层于该氮化钨层上；及形成氮化物层于该钨层上以形成场效晶体管闸极堆栈。
8.如权利要求第7项之该方法，进一步包含溅镀该氮化钨层于该复晶硅层上。
9.如权利要求第7或8项之该方法，进一步包含形成氩气及氮气混合物；及设定具有以该复晶硅呈现之该氩气及氮气混合物之钨样本以形成该氮化钨层于该复晶硅上，其中该氮对钨之比例系可藉由控制该氩气及氮气之比例来达成。
10.一种方法，包含形成沟渠电容器于基板中；及形成被耦合至该沟渠电容器之凹槽晶体管，其中该凹槽晶体管之闸极堆栈系藉由以下产生形成氮化钨层于复晶硅层上，其中该氮对钨之比例系低于约0.7at；形成钨层于该氮化钨层上；及形成氮化物层于该钨层上以形成该闸极堆栈。
11.一种装置，包含具有低于约0.7at之氮对钨比例之氮化钨层；及该氮化钨层上之钨层。
12.如权利要求第11项之该装置，进一步包含该钨层上之绝缘层。
13.如权利要求第12项之该方法，其中该绝缘层系被形成自氮化钨，氮化硅，或氧化硅。
14.如权利要求第11至13任一项之该装置，进一步包含该氮化钨层被形成于复晶硅层上以制造场效晶体管闸极堆栈。
15.一种装置，包含基板中之一沟渠电容器；及被耦合至该沟渠电容器之凹槽晶体管，该凹槽晶体管具有闸极堆栈且包含复晶硅层；该复晶硅层上之氮化钨层，其中该氮对钨之比例系低于约0.7at；该氮化钨层上之一钨层；及该钨层上之氮化物层。
全文摘要
依据本发明之方法及装置系可运用具有氮对钨比例低于约0.7at之氮化钨层及被形成于氮化钨层上之钨层以获得导电物质。
文档编号H01L21/768GK1558446SQ200410003809
公开日2004年12月29日 申请日期2004年2月6日 优先权日2003年2月6日
发明者P·沙弗, 汪广宏, R·C·伊格古登, W·罗比尔, P 沙弗, 伊格古登, 榷 申请人:因芬尼昂技术北美公司, 国际商业机器公司