专利名称：焊垫下衬底结构及焊垫结构的制作方法
技术领域：
本发明涉及一种半导体装置，特别涉及一种焊垫下衬底结构。
背景技术：
半导体装置，特别是射频芯片，通常在焊垫与衬底之间通常存在有寄生电容，成为噪声传递的路径。
请参考图1，为一剖面图，显示美国专利US 5,652,689所公开的焊垫结构。在N型衬底27上具有相互电性隔绝的N型掺杂区31、P型井区33、34、35、与N型掺杂区32。而P型井区33、34、35又分别具有P型掺杂区33a与N型掺杂区33b、P型掺杂区34a、P型掺杂区35a与N型掺杂区35b。介电层28形成于衬底27上，曝露P型掺杂区34a。焊垫26则形成于介电层28上，藉由插塞29电性连接于P型掺杂区34a。此时，介电层28分别介于具导电性的焊垫26与P型井区33、35之间，使得焊垫26-介电层28-P型井区33与焊垫26-介电层28-P型井区35的路径分别构成如上所述，成为噪声传递的路径的寄生电容。
请参考图2，为一剖面图，显示中国台湾专利申请号088100889所公开的焊垫结构。在衬底100上具有相互电性隔绝的漏极区106与源极区110。介电层116形成于衬底100上，曝露漏极区106。焊垫122则形成于介电层116上，藉由插塞120电性连接于漏极区106。此时，介电层116分别介于具导电性的焊垫122与源极区110之间，使得焊垫122-介电层116-源极区110构成如上所述，成为噪声传递的路径的寄生电容。
发明内容
有鉴于此，本发明要解决的主要问题是提供一种焊垫下衬底结构及焊垫结构，减少元件内噪声传递的路径，以提高半导体装置的电性能。
为达成本发明的上述目的，本发明提供一种焊垫下衬底结构，包括一衬底，为一第一半导体类型，具有一焊垫区；以及一噪声防止结构于上述衬底上，至少围绕上述焊垫区。
本发明又提供一种焊垫结构，包括一衬底，为一第一半导体类型，具有一焊垫区；一噪声防止结构于上述衬底上，至少围绕上述焊垫区；一焊垫于上述焊垫区上；以及一介电层，至少介于上述焊垫区与该焊垫之间。
本发明的特征，在于提供一噪声防止结构于衬底上，以阻绝噪声的产生或传递，或将所产生的噪声导离元件区，以提高半导体装置的电性能。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举二优选实施例，并配合附图，作详细说明如下。
图1为一剖面图，显示美国专利US 5,652,689所公开的焊垫结构；图2为一剖面图，显示中国台湾专利申请号088100889所公开的焊垫结构；图3为一剖面图，显示本发明第一实施例的焊垫下衬底结构；图4为一剖面图，显示本发明第二实施例的焊垫结构；图5为一剖面图，显示本发明第三实施例的焊垫下衬底结构；图6为一剖面图，显示本发明第四实施例的焊垫结构；图7为一剖面图，显示本发明第五实施例的焊垫下衬底结构；图8为一剖面图，显示本发明第六实施例的焊垫结构；图9为一俯视图，显示本发明第七实施例的焊垫下衬底结构；附图标记说明26～焊垫 27～衬底28～介电层 29～插塞31～N型掺杂区32～N型掺杂区33～P型井区 33a～P型掺杂区33b～N型掺杂区 34～P型井区34a～P型掺杂区 35～P型井区35a～P型掺杂区 35b～N型掺杂区100～衬底106～漏极区110～源极区 116～介电层120～插塞122～焊垫
300～衬底 300a～井区301～焊垫区 302～噪声防止结构303～噪声防止结构 304～噪声防止结构304a～沟槽304b～介电材料305～元件区 305n～N型掺杂区305p1～P型掺杂区 305p2～P型掺杂区306～元件区 306n～N型掺杂区306p～P型掺杂区 310～介电层320～焊垫具体实施方式
第一实施例请参考图3，为一剖面图，显示本发明第一实施例的焊垫下衬底结构。
在图3中，衬底300，其为第一半导体类型，例如为N型或P型，衬底300并具有一焊垫区301。在衬底300上，具有一噪声防止结构302，至少位于焊垫区301旁，而本领域内的技术人员也可以视需要，改变噪声防止结构302的布局，例如使其围绕焊垫区301、或是实质上布满焊垫区301。噪声防止结构302可以是第二半导体类型的磊晶层、第二半导体类型的井区、沟槽隔离结构、或上述的组合，其中当第一半导体类型为N型时，第二半导体类型则为P型；而第一半导体类型为P型时，第二半导体类型则为N型。而在本实施例中，噪声防止结构302是第二半导体类型的磊晶层。
曝露于噪声防止结构302之间的是第一半导体类型的井区300a，此时，噪声防止结构302围绕于井区300a的侧壁。本领域内的技术人员也可以视需要，在井区300a上布局一元件区305。
接下来的第二实施例，公开具有第一实施例的焊垫下衬底结构的焊垫结构。
第二实施例请参考图4，为一剖面图，显示本发明第二实施例的焊垫结构。
在本发明的焊垫结构中，焊垫320位于第一实施例的衬底300的焊垫区301上，而在衬底300与焊垫320则介有一介电层310。
由于衬底300及井区300a的半导体类型与噪声防止结构302不同，因此对于噪声防止结构302内外的衬底300及井区300a而言，噪声防止结构302是具有高阻值的结构，即使因为焊垫320-介电层310-井区300a构成一寄生电容，而使得具有本发明焊垫结构的半导体装置在运作过程中产生噪声，所产生的噪声因为高阻值的噪声防止结构302的阻隔，而无法影响到噪声防止结构302以外的衬底300上的其它元件(未绘示)，而阻绝噪声的传递，从而提高半导体装置的电性能。
第三实施例请参考图5，为一剖面图，显示本发明第三实施例的焊垫下衬底结构。
比较第一、三实施例的焊垫下衬底结构，以噪声防止结构303取代第一实施例的噪声防止结构302，而成为本发明第三实施例的焊垫下衬底结构。在本实施例中，噪声防止结构303为第二半导体类型的井区，除了位于焊垫区301旁之外，更介于井区300a与衬底300之间。而本领域内的技术人员也可以视需要变更噪声防止结构303的布局，例如使其围绕焊垫区301、或是实质上布满焊垫区301。同样地，当第一半导体类型为N型时，第二半导体类型则为P型；而第一半导体类型为P型时，第二半导体类型则为N型。
相关于衬底300、井区300a、焊垫区301、与元件区305的叙述，均大体相同于第一实施例中所公开的内容，在此便予以省略。
接下来的第四实施例，提供具有第三实施例的焊垫下衬底结构的焊垫结构。
第四实施例请参考图6，为一剖面图，显示本发明第四实施例的焊垫结构。
在本发明的焊垫结构中，焊垫320位于第三实施例的衬底300的焊垫区301上，而在衬底300与焊垫320则介有一介电层310。
由于井区300a的半导体类型与噪声防止结构303不同，因此可以使用一般互连线的技术，将井区300a与噪声防止结构303分别连至不同电位的导线，例如将井区300a连至电源线(power)时，则将噪声防止结构303连至接地线(ground)；将井区300a连至接地线时，则将噪声防止结构303连至电源线。此时则构成逆向偏压的PN结(PN junction)。即使因为焊垫320-介电层310-井区300a构成一寄生电容，而使得具有本发明焊垫结构的半导体装置在运作过程中产生噪声，所产生的噪声因为逆向偏压的PN结的导引而被导出，而无法影响到噪声防止结构303以外的衬底300上的其它元件(未绘示)，从而提高半导体装置的电性能。
第五实施例请参考图7，为一剖面图，显示本发明第一实施例的焊垫下衬底结构。
比较第一、五实施例的焊垫下衬底结构，以噪声防止结构304取代第一实施例的噪声防止结构302，而成为本发明第五实施例的焊垫下衬底结构。在本实施例中，噪声防止结构304为沟槽隔离结构，具有一沟槽304a与填充于沟槽304a内的介电材料304b。噪声防止结构304，至少位于焊垫区301旁，而本领域内的技术人员也可以视需要，改变噪声防止结构304的布局，例如使其围绕焊垫区301、或是实质上布满焊垫区301。
相关于衬底300、井区300a、焊垫区301、与元件区305的叙述，均大体相同于第一实施例中所公开的内容，在此便予以省略。
接下来的第六实施例，提供具有第五实施例的焊垫下衬底结构的焊垫结构。
第六实施例请参考图8，为一剖面图，显示本发明第六实施例的焊垫结构。
在本发明的焊垫结构中，焊垫320位于第五实施例的衬底300的焊垫区301上，而在衬底300与焊垫320则介有一介电层310。
由于噪声防止结构304为具有介电材料304b的沟槽隔离结构，具有高阻值，即使因为焊垫320-介电层310-井区300a构成一寄生电容，而使得具有本发明焊垫结构的半导体装置在运作过程中产生噪声，所产生的噪声因为高阻值的噪声防止结构304的阻隔，而无法影响到噪声防止结构304以外的衬底300上的其它元件(未绘示)，而阻绝噪声的传递，从而提高半导体装置的电性能。
另外，本领域内的技术人员也可以任意组合公开于第一、三、五实施例中的噪声防止结构302、303、304，以得到更佳的噪声防止效果。一优选的范例揭示于以下的第七实施例。
第七实施例请参考图9，为一俯视图，显示本发明第七实施例的焊垫下衬底结构。
在本实施例中，在衬底300上，包含元件区305、306的井区300a，系为噪声防止结构303围绕于其中，噪声防止结构302则位于噪声防止结构303旁，而噪声防止结构304则位于噪声防止结构302旁。
在一优选范例中，衬底300为一P型衬底，此时井区300a则为P型井区、噪声防止结构302则为N型磊晶层、噪声防止结构303则为掺杂深度较一般N型井以及P型井更深的N型井区。元件区305则包含外围的环形P掺杂区305p1、内围的环形N掺杂区305n、与位于中心的P掺杂区305p2，三者之间均介有井区300a。元件区306则包含外围的环形P掺杂区306p、与位于中心的N掺杂区306n，两者之间介有井区300a。其中，可将P掺杂区305p2连接至后续形成的焊垫(未绘示)、N掺杂区305n连接至后续形成的电源线或电源金属层(未绘示)、N掺杂区306n连接至后续形成的焊垫(未绘示)、P掺杂区306p连接至后续形成的接地线或接地金属层(未绘示)。
如上所述，本发明藉由提供一噪声防止结构于衬底上，以阻绝噪声的产生或传递，或将所产生的噪声导离元件区，而提高半导体装置的电性能，来达成上述本发明的主要目的。
虽然本发明已结合优选实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1.一种焊垫下衬底结构，包括一衬底，为一第一半导体类型，具有一焊垫区；以及一噪声防止结构于该衬底上，至少位于该焊垫区旁。
2.如权利要求1所述的焊垫下衬底结构，其中该噪声防止结构更实质上围绕该焊垫区。
3.如权利要求1所述的焊垫下衬底结构，其中该噪声防止结构更实质上布满该焊垫区。
4.如权利要求1所述的焊垫下衬底结构，其中该噪声防止结构围绕该焊垫区，而曝露出第一半导体类型的一第一井区。
5.如权利要求1所述的焊垫下衬底结构，其中该噪声防止结构为第二半导体类型的磊晶层、第二半导体类型的第二井区、沟槽隔离结构、或上述的组合。
6.如权利要求4所述的焊垫下衬底结构，其中该噪声防止结构为第二半导体类型的磊晶层、或沟槽隔离结构，围绕于该第一井区的侧壁。
7.如权利要求4所述的焊垫下衬底结构，其中该噪声防止结构为第二半导体类型的第二井区，介于该第一井区与该衬底之间。
8.如权利要求4所述的焊垫下衬底结构，其中该第一井区包括N型掺杂区、P型掺杂区、或上述的组合。
9.如权利要求5所述的焊垫下衬底结构，其中该第一半导体类型为N型时，该第二半导体类型为P型；该第一半导体类型为P型时，该第二半导体类型为N型。
10.一种焊垫结构，包括一衬底，为一第一半导体类型，具有一焊垫区；一噪声防止结构于该衬底上，至少位于该焊垫区旁；一焊垫于该衬底的该焊垫区上；以及一介电层，至少介于该衬底与该焊垫之间。
11.如权利要求10所述的焊垫结构，其中该噪声防止结构更实质上围绕该焊垫区。
12.如权利要求10所述的焊垫结构，其中该噪声防止结构更实质上布满该焊垫区。
13.如权利要求10所述的焊垫结构，其中该噪声防止结构围绕该焊垫区，而曝露出第一半导体类型的一第一井区。
14.如权利要求10所述的焊垫结构，其中该噪声防止结构为第二半导体类型的磊晶层、第二半导体类型的第二井区、沟槽隔离结构、或上述的组合。
15.如权利要求13所述的焊垫结构，其中该噪声防止结构为第二半导体类型的磊晶层、或沟槽隔离结构，围绕于该元件区的侧壁。
16.如权利要求13所述的焊垫结构，其中该噪声防止结构为第二半导体类型的第二井区，介于该元件区与该衬底之间。
17.如权利要求13所述的焊垫结构，其中该第一井区包括N型掺杂区、P型掺杂区、或上述的组合。
18.如权利要求14所述的焊垫结构，其中该第一半导体类型为N型时，该第二半导体类型为P型；该第一半导体类型为P型时，该第二半导体类型为N型。
全文摘要
本发明涉及一种焊垫下衬底结构及焊垫结构，减少元件内噪声传递的路径，以提高半导体装置的电性能。该焊垫下衬底结构包括一衬底，为一第一半导体类型，具有一焊垫区；以及一噪声防止结构于上述衬底上，至少围绕上述焊垫区。上述焊垫结构则包含上述焊垫下衬底结构；一焊垫；以及介于上述焊垫下衬底结构与上述焊垫的一介电层。
文档编号H01L23/522GK1747160SQ20041007707
公开日2006年3月15日 申请日期2004年9月10日 优先权日2004年9月10日
发明者蔡第奇, 陈升佑 申请人:络达科技股份有限公司