专利名称：叠层陶瓷电子器件及制作该电子器件的方法
技术领域：
本发明涉及叠层陶瓷电子器件和用于制作这种电子器件的方法。进而，本发明涉及一种给叠层陶瓷电子器件设置的内电极与外电极之间电连接可靠性的改进。
背景技术：
有关本发明叠层陶瓷电子器件的典型例子是具有正温度系数的叠层型热敏电阻。具有正温度系数的叠层型热敏电阻通常具有如下的结构。
具有正温度系数的叠层型热敏电阻包括作为主要部件的叠层主体。所述叠层主体具有多个陶瓷层和多个内电极，这些内电极沿着各陶瓷层之间的预定界面延伸。由具有正温度电阻系数的热敏电阻材料组成各陶瓷层。所述内电极包括沿叠层主体的第一端面延伸的第一内电极和沿叠层主体的第二端面延伸的第二内电极，其中第二端面与第一端面相对。所述第一电极与第二电极沿叠层方向交替排布。
所述具有正温度系数的叠层型热敏电阻设有第一外电极和第二外电极，它们分别设在叠层主体的第一和第二表面上。所述第一外电极与第一内电极在叠层主体的第一端面处电接触。所述第二外电极与第二内电极在叠层主体的第二端面处电接触。
这种具有正温度系数的叠层型热敏电阻通常是以如下方式制成的。
完成制备叠层主体坯件的步骤。通过焙烧，将所述叠层主体坯件转换成上述经烧结的叠层主体。所述叠层主体坯件包含作为陶瓷层的多个陶瓷坯片和作为内电极的多个导电糊薄膜。
具体地说，如下制备所述陶瓷坯片混合比如BaTiO3基材的粉末陶瓷材料、有机粘合剂和有机溶剂，制得一种膏剂；通过刮片方法等，把所述膏剂制成薄片。
通过混合比如Ni粉末等基本金属粉末、有机粘合剂和有机溶剂，制备所述导电糊薄膜。通过丝网印刷方法等，把导电糊加在所述陶瓷坯片上，给出作为内电极的导电糊薄膜。
通过叠置多个带有导电糊薄膜作为内电极的陶瓷坯片，再通过沿叠层方向加压各叠层的陶瓷坯片，制备叠层主体坯件。
如果需要，可以切割所得的叠层主体坯件，然后再经过烧结，导电烧结的叠层主体。当把比如Ni等基本金属用作内电极的导电元件时，在减低大气压情况下完成所述烧结过程，为的是防止基本金属的氧化。在这种情况下，烧结过程之后，使烧结的叠层主体在氧化的氛围下被加热(还原)，以得到具有正温度特性的陶瓷层。
然后再通过滚筒抛光使烧结的叠层主体受到抛光，所述滚筒抛光一般是在制作过程中对大部分小片类陶瓷电子部件实行的。实行滚筒抛光过程为的是防止叠层主体的表面缺陷，或者防止因叠层主体的陶瓷碎屑粘附到另一叠层主体所引起的特性改变。滚筒抛光处理滚圆了烧结的叠层主体的棱角和边缘。
外电极是通过比如在叠层主体的第一端面和第二端面上喷溅或焙烧导电糊而形成的。由与内电极中所含金属具有较高亲和力的金属构成外电极。
然而，通过上述方法制成的具有正温度系数之叠层型热敏电阻可能会有以下的问题一般地说，与陶瓷坯片相比，导电糊薄膜的收缩性较大。因此，当具有陶瓷坯片和导电糊薄膜的半成品叠层主体在烧结过程中受到整体焙烧时，内电极不能达到烧结的叠层主体的各个端面。在这种情况下，各个内电极不会完全地与各外电极电连接和机械连接。结果，具有正温度系数的叠层陶瓷电子部件，比如叠层型热敏电阻就不能表现出稳定的特性。
譬如日本未审专利申请公开No.6-181101中公开了这一问题的可能结论。按照这种方法，在焙烧具有陶瓷坯片的半成品叠层主体之前，在该半成品叠层主体以及用于内电极的导电糊的端面上加有外电极所用的导电糊。也就是说，使陶瓷坯片、内电极导电糊和外电极导电糊同时受到焙烧。
按照这种方法，当把外电极用的导电糊加到半成品叠层主体上时，不会发生因焙烧该半成品叠层主体内部的内电极用的导电糊所引起的收缩。因此，外电极用的导电糊和内电极用的导电糊必然会互相接触。结果，就可确保外电极与内电极之间的电特性和机械特性。
然而，这种方法却有如下的问题。在上述方法中，必须在焙烧过程之后实行滚筒抛光处理，以避免被烧结之叠层主体的表面缺陷。也就是说，在完成烧结过程时，被烧结的叠层主体已经带有外电极了。因此，各个外电极会特别受到抛光。结果就可能降低外电极与内电极间电连接的可靠性。
譬如，日本未审专利申请公开No.11-288840和No.11-288841中公开了一种方法，通过砂磨被烧结之叠层主体的端面，以机械方式去掉被烧结叠层主体的端面的特定部分，即陶瓷层。结果，使内电极的端部被充分暴露在叠层主体的端面处。
然而，在将上述方法应用于具有高硬度陶瓷层的叠层主体，比如叠层陶瓷电容器的叠层主体时，则不仅会使各陶瓷层移动，而且也会使内电极受到所不希望有的移动。因此，砂磨处理就可能是毫无意义的，可能无法在外电极与内电极之间提供可靠的电连接。
实行砂磨时，必须使叠层主体的端面对准吹送铝粉末及类似物的方向。于是，对大量叠层主体的砂磨就需要很多的工时，用以使叠层主体对准所需的方向。因此，砂磨不适合于批量生产。
发明内容
本发明的目的在于提供一种叠层陶瓷电子器件，具有得到改善的有关内电极与外电极电连接和机械连接的可靠性。
本发明的另一目的在于提供一种有效的制作这种叠层陶瓷电子器件的方法。
本发明提供一种叠层陶瓷电子器件，包括叠层主体和多个外电极。所述叠层主体具有多个陶瓷层和多个内电极，这些内电极沿着各陶瓷层之间的预定界面延伸。所述各外电极被设置在沿叠层主体的叠置方向延伸的端面上，并与预定的内电极电接触。本发明利用如下的结构可以解决上述技术问题。
也就是说，每个内电极具有位于各陶瓷层之间的主体部分，以及从该主体部分延伸而且与叠层主体端面上的外电极电接触的端部。所述端部的特点在于沿着所述叠层主体的端面延伸。
这样的结构使内电极与外电极之间的接触面积可被加大。因此，使内外电极之间电接触的可靠性加大，也使内电极与外电极之间的连接强度增大。结果，可使叠层陶瓷电子器件的电阻特性稳定。
当本发明叠层陶瓷电子器件的内电极具有上述特定结构时，有两种可能类型的延伸。第一种延伸是在沿着叠层主体端面的一个方向上延伸，使内电极的端部和主体部分一起形成L形断面。第二种延伸是在沿着合成体端面的不同方向上延伸，使内电极的端部和主体部分一起形成T形断面。
特别优选两种形状的第二种延伸，因为第二种延伸在内外电极之间提供的接触面积大于第一种延伸所能提供的接触面积。于是，可使内电极与外电极件的电连接和机械连接的可靠性增大。
具体地说，本发明优先应用于具有如下结构的叠层陶瓷电子器件。叠层陶瓷电子器件具有多个外电极和内电极。所述外电极包括设在所述叠层主体之第一端面上的第一外电极，以及设在所述叠层主体之与第一端面相对的第二端面上的第二外电极。所述内电极包括与第一外电极电接触的第一内电极，以及与第二外电极电接触的第二内电极。所述第一内电极和第二内电极沿所述叠层主体之叠置方向交替布置。具有如此结构之叠层陶瓷电子器件的举例包括具有正温度系数的叠层型热敏电阻、具有负温度系数的叠层型热敏电阻、叠层型陶瓷电容器和叠层型陶瓷可变电阻。
可将本发明优先应用于叠层陶瓷电子器件，这种器件包括由具有正温度电阻系数之半导体陶瓷组成的陶瓷层，譬如具有正温度系数的叠层型热敏电阻。当把本发明的特殊结构应用于具有正温度系数的叠层型热敏电阻时，可以减小内外电极之间电接触区域的电阻，并可使内外电极之间的连接稳定。因此，使电阻值稳定，并可使热敏电阻特性，如居里温度稳定。也能保护过载试验的稳定性。
在本发明的叠层陶瓷电子器件中，所述各陶瓷层的烧结密度最好在60％-85％之间，内电极主体部分的厚度最好为0.5μm或更大。采用这样的结构，当以如下的过程制作所述叠层陶瓷电子器件时，所述各端部可以沿着叠层主体端面延伸。
厚度为3.0μm或更小的内电极主体部分可以进一步减小各陶瓷层与内电极之间的脱层。
本发明还提供一种制作叠层陶瓷电子器件的方法，所述器件包括叠层主体和多个外电极。所述叠层主体具有多个陶瓷层和多个内电极，这些内电极沿着各陶瓷层之间的预定界面延伸。所述各外电极被设置在沿叠层主体的叠置方向延伸的端面上，并与预定的内电极电接触。
本发明制作叠层陶瓷电子器件的方法包括如下步骤，制备半成品叠层主体；把半成品叠层主体烧结成烧结的叠层主体；以及在被烧结的叠层主体的端面上形成各外电极。所述半成品叠层主体包括用为陶瓷层的陶瓷坯片和用为内电极的导电糊薄膜。
为了解决上述技术问题，在这样的制作过程中，本发明的特征如下在制备半成品叠层主体阶段，把导电糊薄膜确定成使得在烧结步骤之后的内电极厚度在0.5μm-3.0μm之间。另外，控制烧结步骤，使被烧结的叠层主体各陶瓷层的烧结密度在60％-85％之间。
在烧结步骤与形成外电极步骤之间实行滚筒抛光过程。通过以滚球对叠层主体进行滚筒抛光，各内电极的端部从已烧结之叠层主体的端面伸出，然后再使之变形为沿着该端面延伸。内电极的端部伸出和变形使其与外电极电接触。
在这种制作叠层陶瓷电子器件的方法中，通过滚筒抛光过程，可在内电极的端部有效地形成沿着叠层主体端面伸展的延伸。
也就是说，内电极的厚度为0.5μm或更大，以保持预定的强度。各陶瓷层具有较低的烧结密度，比如85％或更小。采用这种组合，可使各陶瓷层的强度减小，以便使其低于已烧结之叠层主体中内电极的强度。在这样的情况下，通过对已烧结之叠层主体使用滚球的滚筒抛光过程，各陶瓷层比起内电极来更容易先被削掉。因此，各内电极的端部从所述叠层主体伸出。伸出的内电极端部被滚球而撞向叠层主体的端面。于是，使所述各端部被敲弯，沿着叠层主体的端面延伸，然后再通过塑性变形而被展平。因此，各内电极的所述各端部用作与外电极的接触区域形成在叠层主体端面上伸展的延伸。
在本发明制作叠层陶瓷电子器件的方法中，所述各滚球的直径最好小于叠层主体端面沿叠置方向上的线度。如果各滚球的直径大于叠层主体端面沿叠置方向上的线度，则所述从叠层主体端面伸出的内电极端部就容易被削掉。
图1是说明本发明一种实施例叠层陶瓷电子器件的剖面图；图2是说明在制备图1所示叠层陶瓷电子器件的烧结过程之后，烧结的叠层主体端面的放大剖面图；图3的视图与图2相应，说明在图2所示叠层主体经受滚筒抛光过程中，从叠层主体端面伸出的内电极；图4的视图与图2相应，说明各内电极已变形的端部，所述变形实际是在滚筒抛光过程中与图3所示的伸出同时形成的；图5的视图与图2相应，说明在图4所示变形之后形成的外电极；图6的视图与图2相应，作为比较例的描述，说明在未能正确地实施滚筒抛光过程时，所示已烧结叠层主体的端面。
具体实施例方式
图1所示叠层陶瓷电子器件1的结构可应用于比如具有正温度系数之叠层型热敏电阻、具有负温度系数之叠层型热敏电阻、叠层型陶瓷电容器和叠层型陶瓷可变电阻。
参照图1，叠层陶瓷电子器件1包括叠层主体2，作为该器件的主要部分。叠层主体2包含多个陶瓷层3和多个内电极4和5，这些内电极沿着叠层3之间的预定界面延伸。所述内电极4和5包括延伸至叠层主体2的第一端面6的第一内电极4和延伸至叠层主体2的第二端面7延伸的第二内电极5，其中第二端面与第一端面相对。所述第一和第二端面6和7沿叠层主体2的叠层方向延伸。第一内电极4和第二内电极5沿叠层主体2的叠置方向交替布置。
根据所述叠层陶瓷电子器件1的功能确定所述叠层3的陶瓷材料。具体地说，叠层3可由以下材料组成，比如多种半导体陶瓷、介电陶瓷、压电陶瓷或磁性陶瓷或绝缘陶瓷。当叠层陶瓷电子器件1是具有正温度系数的叠层型热敏电阻时，所述各陶瓷层3由具有正电阻温度系数的热敏材料，也即半导体陶瓷组成。半导体陶瓷的例子包括钛酸钡陶瓷、过渡金属氧化物陶瓷、氧化锌陶瓷和碳化硅陶瓷。当叠层陶瓷电子器件1是叠层型陶瓷电容器时，所述各陶瓷层3由介电陶瓷组成。
所述第一内电极4和第二内电极5中所含的导电组分的例子包括比如Ni和Cu等基本金属、比如Ag、Pd和Pt等贵金属，以及这些金属的合金。具体地说，当叠层陶瓷电子器件1是具有正温度系数的叠层型热敏电阻时，所述第一内电极4和第二内电极5由比如Ni等金属组成，并且它们与陶瓷层3为欧姆接触。
叠层陶瓷电子器件1包括第一外电极8和第二外电极9，它们用作接线端。第一外电极8和第二外电极9分别被布置在叠层主体2的第一端面6和第二端面7上。第一外电极8在叠层主体2的第一端面6上与各第一内电极4电连接。第二外电极9在叠层主体2的第二端面7上与各第二内电极5电连接。
通过比如溅射形成第一和第二外电极8和9。具体地说，第一和第二外电极8和9当中的每一个都由Ni-Cr层10、Ni-Cr层10上的Cu层11和Cu层11上的Ag层12组成。可由比如Cr层或Ni层代替Ni-Cr层10和Cu层11。Ag层12增加第一和第二外电极8和9表面的镀敷接着强度和可焊接性。可由Ag以外的金属替代层12中的Ag。
可以通过在叠层主体2的第一和第二端面6和7上加给导电糊，然后再焙烧而形成第一和第二外电极8和9。通过把导电金属粉末和有机粘合剂分散到有机溶剂中，制备所述导电糊。当在比如空气类氧化氛围条件下实行焙烧过程时，导电糊中所含的导电金属粉末由比如Ag、Pd和Pt等贵金属组成，它们几乎不能被氧化。当在非氧化氛围条件下实行焙烧过程时，可由比如Cu和Ni等基本金属组成所述导电金属粉末。
必要时，在第一外电极8和第二外电极9上分别设置第一镀层13和第二镀层14。第一镀层13和第二镀层14增强第一和第二外电极8和9的可焊接性，并防止第一和第二外电极8和9的Ag层12漏焊。根据与第一和第二外电极8和9的表面层中所含金属的亲和性，确定第一和第二镀层13和14所用的金属。当第一和第二外电极8和9的表面层为Ag层12时，第一和第二镀层13和14中的每一个都由Ni子层15和被置于Ni子层15上的Sn子层16组成。可用焊剂层替代所述Sn子层16。
可在叠层主体2露出的表面上设置由比如玻璃组成的保护涂层(图1中未示出)，所述露出的表面上不形成所述第一和第二外电极8和9。这一保护涂层保护叠层主体2免受外部环境，即外部温度、湿度等的影响，而这些都会使叠层陶瓷电子器件1的特性变差。当叠层主体2被提供有由半导体陶瓷组成的陶瓷层3时，在第一和第二外电极8和9上形成第一和第二镀层13和14的过程中，可能会引起叠层主体2的露出表面不希望有的镀敷，以及电镀溶液渗透到叠层主体2中。保护涂层就可以防止这样的特性变差。
图5示出本发明的结构特点。图5表示叠层主体2的第二端面7所在的侧面。第一端面6的结构实质上是相同的。
参照图5，所述第一和第二内电极4和5包括设在陶瓷层3之间的主体部分17和端部18，所述端部18与主体部分17相连，并在叠层主体2的各个端面6或7处与相应的第一和第二外电极8和9电接触。所述端部18具有沿着叠层主体2的相应端面6或7伸展的延伸部。
通常，端部18和主体部分17形成有如图5上部所示的T形截面19，或者形成有如图5的中部和下部所示的L形截面20。截面19为T形的端部18具有在叠层主体2的相应端面6或7上从主体部分17沿不同方向伸展的延伸部。截面20为L形的端部18具有在叠层主体2的相应端面6或7上从主体部分17到一个方向伸展的延伸部。
图中示出的T形截面19和L形截面20为典型的举例。特别是，可以形成具有它们的中间形状的端部18。内电极4和5的具有T形截面19和L形截面20的端部18也可以在结合在一个端面上。
上述结构增大了第一和第二内电极4和5中每一个与第一和第二外电极8和9中每一个之间的接触面积。因此，增强了第一和第二内电极4和5中与第一和第二外电极8和9之间电导通的可靠性及机械连接的强度。特别是，与L形的端部18相比，第一和第二内电极4和5的T形的端部18可使所述电导通的可靠性及机械连接的强度愈加被大大增强。
利用下述制作叠层陶瓷电子器件的方法，通过在陶瓷层3与内电极4和5之间提供不同的强度，可以制备第一和第二内电极4和5的这种特定的端部18的形状。
制备半成品叠层主体，它具有多个用作陶瓷层3的陶瓷坯片，以及用作第一和第二内电极4和5的导电糊薄膜。然后使该半成品叠层主体受到烧结，得到烧结的叠层主体2。图2是烧结出来之后所得叠层主体2之第二端面7的局部放大视图。
在制备半成品叠层主体的过程中，将导电糊的厚度确定为使得由烧结出来形成的第一和第二内电极4和5中每一个具有的厚度至少为0.5μm。在烧结过程中，给烧结的叠层主体2提供各陶瓷层3，所述各陶瓷层的烧结密度在60％-85％之间。烧结密度表示与由陶瓷层3的陶瓷组合物计算的理论密度的相对比率。
对烧结的叠层主体2实行滚筒抛光处理。在有滚球存在的情况下实行所述滚筒抛光过程。图3和4表示在滚筒抛光处理之后，图2所示相同部分的典型最终状态。
第一和第二内电极4和5中每一个具有的厚度至少为0.5μm，并且它们的强度超过预定的强度。每个陶瓷层3的烧结密度低于85％，使得在烧结的叠层主体2中，陶瓷层3的强度低于第一和第二内电极4和5的强度。在这种情况下，有如图3所示那样，在第一和第二内电极4和5被削掉之前，于滚筒抛光期间各陶瓷层3就被削掉。于是，第一和第二内电极4和5的端部18就会从叠层主体2的第一和第二端面6和7伸出来。图3示出叠层主体2的第二端面7，虚线表示在滚筒抛光之前情况下所述第二端面7的位置。
当各陶瓷层3被削掉的同时，滚球向着叠层主体2的第一和第二端面6和7抛光第一和第二内电极4和5伸出的端部18。于是，有如图4所示那样，第一和第二内电极4和5的端部18被弯折在第一和第二端面6和7上，使端部18沿着端面6和7延伸，并经塑性形变而膨大。于是，第一和第二内电极4和5的端部18被成形为T形截面19和L形截面20。
当第一和第二内电极4和5的厚度小于0.5μm时，即使内电极4和5的端部18仅只是从叠层主体2的第一和第二端面6和7伸出，第一和第二内电极4和5的端部18也很容易因使用滚球的滚筒抛光而随陶瓷层3一起被去掉。
当第一和第二内电极4和5的厚度大于3.0μm时，在焙烧半成品叠层主体期间会倾向于发生脱层。因此，叠层陶瓷电子器件1的电阻系数趋于增大。
当陶瓷层3的烧结密度大于85％时，对于要伸出的第一和第二内电极4和5的端部18而言，由滚筒抛光叠层主体2而使陶瓷层3的切除是不足的。因此，难于使第一和第二内电极4和5的端部18形成T形截面19和L形截面20。
陶瓷层3的烧结密度为60％。当陶瓷层3的烧结密度小于60％时，各陶瓷层3的强度就不够。结果，对于实际用作叠层主体2的部件而言，陶瓷层3就不能表现出足够的机械强度。
通过对于第一和第二内电极4和5充分地选择导电糊中金属粉末的种类和含量，就能使第一和第二内电极4和5显现出比预定的强度更高的强度。然而，有如本实施例所述，厚度至少为0.5μm，就能够容易地增强第一和第二内电极4和5的强度。这是一种颇有价值且简单的方法。
通过增大用作陶瓷层3的陶瓷坯片中有机粘合剂的含量，或者通过减低制备烧结叠层主体2所用的烧结温度，可降低所述烧结密度，以降低陶瓷层3的强度。
滚筒抛光过程中所用滚球的直径最好小于叠层主体2的第一和第二端面6和7沿叠置方向的线度。如果第一和第二内电极4和5的端部18一旦从叠层主体2的第一和第二端面6和7伸出过，则直径大于叠层主体2的第一和第二端面6和7线度的滚球很容易削掉突出的端部18。
各种滚球都可被用于滚筒抛光过程。所述滚球的举例包括Si基、Al基以及Zr基材料。在滚筒抛光过程中，除了滚球之外，还可以使用水、诸如SiO2和Al2O3等粘合粉末，以及其它添加剂。
滚筒抛光的条件，即滚球、叠层主体2、水、粘合粉末以及添加剂的比率，以及滚筒抛光处理的转速和时间决定主要形成T形截面19和L形截面20的哪一种。
如图1和5所示，在叠层主体2的第一和第二端面6和7上分别形成第一和第二外电极8和9。如果需要，形成第一和第二镀层13和14以及由玻璃等组成的保护涂层(未示出)，从而完成叠层陶瓷电子器件1。
以下将参照一些举例说明本发明。这些举例中，作为样品，制作具有正温度系数的叠层型热敏电阻。
例1准备BaCo3、TiO2和Sm2O3的粉末。将这些粉末混合，形成混合物(Ba0.998Sm0.002)TiO3。
将去离子水加到所制得的混合粉末中，再在与氧化锆搅拌的同时碾压混合物10个小时。使混合物干燥后，在1000℃下煅烧所得粉末2个小时，然后再研碾成粉，制得经煅烧的粉末。
将有机粘合剂、分散剂、水加到所述煅烧的粉末中，以锆滚球使它们混合几个小时，制成陶瓷浆。为了在烧结过程(后面有述)之后制得具有在50％-90％之间不同烧结密度的多种类型的陶瓷层，制备具有各种有机粘合剂含量的多种陶瓷浆。表1中“烧结密度”一栏中表示烧结后的烧结密度。
利用刮浆刀方法，使每种陶瓷浆形成薄片，然后再被干燥，制得陶瓷坯片。
制备由Ni粉末、有机粘合剂和有机溶剂组成的导电糊。通过丝网印刷，把导电糊加在陶瓷坯片上面，形成导电糊薄膜，用作内电极。为了提供多种内电极，并使烧结过程之后每一种的厚度在0.3μm-3.6μm之间(后面有述)，制备多种不同厚度的导电糊薄膜。表1中“内电极厚度”一栏中表示烧结后的厚度。
叠置这些陶瓷坯片，使导电糊薄膜与被置于它们之间的陶瓷坯片彼此相对。把未被提供以导电糊的陶瓷坯片设置于被叠置的各陶瓷坯片的底部和顶部。使所得的叠置陶瓷坯片受到压粘结，然后再切成长度为2.2mm、宽度为2.75mm、厚度为1.2mm的叠层主体坯片。
于空气中，在400℃下，使每个半成品去油2个小时，然后再在H2(3％)-N2还原气氛中，在1300℃下烧结2小时。烧结过程把各陶瓷坯片层和导电糊薄膜分别转化成陶瓷层和内电极，给出经烧结的叠层主体。
使经烧结的叠层主体与由Si和Al组成、直径为1mm的滚球混合。把预定量的水加到具有所述经烧结主体的混合物中，然后实行滚筒抛光处理。
使所得滚筒抛光后的叠层主体在700℃下于空气中重新被氧化。
通过沉积Ni-Cr层、Cu层，再通过溅射Ag层，在叠层主体的两个端面上形成外电极。另外，通过沉积Ni层然后再通过电镀镀以Sn子层，在各外电极上形成镀层。
有如上述那样，制得具有正温度系数的叠层型热敏电阻，用以作为样品。对下面的特点评估这些具有正温度系数的叠层型热敏电阻。
1.室温下电阻值对于每种样品，准备20个具有正温度系数的叠层型热敏电阻。对每一种具有正温度系数的叠层型热敏电阻测量室温(25℃)下的电阻。确定同一种样品电阻的平均值、最大值、最小值和标准偏差(σ)。室温下的电阻是各内电极与外电极之间连接稳定性的指示。
2.横向抗弯强度对于每种样品，准备10个具有正温度系数的叠层型热敏电阻。按照“电子器件之固定电容器测试规程”中的JIS C 5102“8.12节一电容器主体强度”，对每种样品测量横向抗弯强度。这种横向抗弯强度是叠层主体，也即具有正温度系数的叠层型热敏电阻机械强度的指示。
3.脱层发生率对于每种样品，准备50个具有正温度系数的叠层型热敏电阻。把每个具有正温度系数的叠层型热敏电阻从一个外电极与叠置方向平行地切割到另一外电极。抛光所得纵向剖面，然后再经目视检查。把脱层的可能性确定为脱层样品数对总样品数的百分比。
表1中示出室温下电阻、横向抗弯强度和脱层发生率
表1中带*的样品是在与本发明制作条件不相同的条件下制成的。
如表1中所示，所有具有“内电极厚度”至少为0.5μm，“烧结密度”在60％-85％之间的样品，即样品2-4和7-14表现出室温下的低电阻，也就是说，“室温下电阻”的“平均值”为0.35Ω或更小。
具体地说，在上述各例中间，“内电极厚度”为3.0μm或更小的样品，即样品2-4和7-12没有脱层，也就是说，“脱层发生率”为0％。检查样品2-4和7-12的具有正温度系数之叠层型热敏电阻的纵向剖面。参照图5，第一和第二内电极4和5的每一个端部18具有分别沿叠层主体2之第一和第二端面6和7伸展的延伸部。也即所述端部18具有T形截面19和L形截面20。
另一方面，“内电极厚度”小于0.5μm的样品5和6显现出高的室温下电阻，这是要说，“室温下电阻”的“平均值”为0.5Ω或更小。“σ”值都足够高。这是因为各内电极与外电极之间的电连接是不充分的。
与其它样品的“横向抗弯强度”相比，“烧结密度”小于60％的样品1显示足够低的“横向抗弯强度”。这暗示“烧结密度”小于60％的具有正温度系数之叠层型热敏电阻的机械强度不够，并且，在实际使用时以及安装过程中，这样的具有正温度系数之叠层型热敏电阻可能会受到损害。
“烧结密度”高于85％的样品15显示出高的“室温下电阻”“平均值”，即高于0.45Ω。目视检查样品15的具有正温度系数之叠层型热敏电阻的纵向剖面。参照图6，第一和第二内电极4和5的端部18不突出于叠层主体2的第一和第二端面6和7。这意味着第一和第二内电极4和5与第一和第二外电极8和8各自间的电连接是不充分的。图6中以与图5中同样的参考标号表示同样的部件。
例2为了确定内电极端部形状关于具有正温度系数之叠层型热敏电阻稳定性的影响，将例1中的样品9用为比较的标准，并准备样品16和17的具有正温度系数之叠层型热敏电阻。样品16和17具有与样品9不同的内电极端部形状。
具体地说，样品16和17的具有正温度系数之叠层型热敏电阻的叠层主体与样品9的叠层主体相同。使用直径为5mm的滚球对样品16实行滚筒抛光处理，滚球的这一直径大于叠层主体各端面沿叠置方向的线度。通过砂磨叠层主体的各端面，制得各内电极的端部。使用与对样品9同样的滚球对样品17实行滚筒抛光处理，但滚球的量少于样品9的。结果，使各内电极的端部形成L形截面的多于T形截面。
砂磨处理之后，使用与样品9同样的制作过程制备样品16和17的具有正温度系数之叠层型热敏电阻。
通过与例1中所用同样的方法，确定所得样品16和17的具有正温度系数之叠层型热敏电阻的室温下电阻。表2中示出各样品电阻的平均值、最大值、最小值及标准偏差(σ)。为便于比较，表2包括表1中所示样品9的“室温下电阻”。
为了评估可靠性，即样品9、16和17的具有正温度系数之叠层型热敏电阻中每一个的电阻稳定性，实行中间供能测试。对每一种样品，准备10个具有正温度系数之叠层型热敏电阻。以6V电压为每个具有正温度系数之叠层型热敏电阻供能30秒钟，并中断1分钟，作为一个周期。在重复1000个周期的中间供能测试之后，确定室温下电阻。确定中间供能测试之前到之后室温下电阻的变化率。表2的“电阻变化率”一栏表示平均值。
表2
如表2所示，中间供能测试加载之前，样品16和17表现出与样品9类似的室温下电阻。由于比如中间供能测试的热力循环的膨胀和收缩增大了电阻。样品16中的电阻变化率最大，然后是样品17和样品9紧随其后。这些结果表明，内电极与外电极接触的端部面积大，减小了电阻的变化率，增大了连接的可靠性。
工业实用性本发明制作叠层陶瓷电子器件的方法的优点在于，比如，制作时，具有正温度系数之叠层型热敏电阻特别表现出低电阻和内电极与外电极之间的较高的连接稳定性。
权利要求
1.一种叠层陶瓷电子器件，它包括叠层主体，所述叠层主体具有多个陶瓷层和多个内电极，这些内电极沿着各陶瓷层之间的预定界面延伸；以及多个外电极，所述各外电极被设置在沿叠层主体的叠置方向延伸的端面上，并且各外电极与预定的内电极电接触；其中，每个内电极具有位于各陶瓷层之间的主体部分，以及从该主体部分延伸并与叠层主体端面上的外电极电接触的端部；所述端部是沿着所述叠层主体的端面伸展的延伸部。
2.如权利要求1所述的叠层陶瓷电子器件，其中，所述端部是沿叠层主体端面上的不同方向从主体部分伸展的延伸部，使端部和主体部分一起形成T形截面。
3.如权利要求1所述的叠层陶瓷电子器件，其中，所述外电极包括设在所述叠层主体之第一端面上的第一外电极，以及设在所述叠层主体之与第一端面相对的第二端面上的第二外电极；所述内电极包括与第一外电极电接触的第一内电极，以及与第二外电极电接触的第二内电极；所述第一内电极和第二内电极沿所述叠层主体之叠置方向交替布置。
4.如权利要求1所述的叠层陶瓷电子器件，其中，由具有正温度电阻系数之半导体陶瓷组成所述陶瓷层。
5.如权利要求1-4任一项所述的叠层陶瓷电子器件，其中，所述陶瓷层的烧结密度在60％-85％之间，内电极主体部分的厚度为0.5μm或更大。
6.如权利要求5所述的叠层陶瓷电子器件，其中，所述内电极主体部分的厚度为3.0μm或更小。
7.一种制作叠层陶瓷电子器件的方法，所述叠层陶瓷电子器件包括叠层主体，所述叠层主体具有多个陶瓷层和多个内电极，这些内电极沿着各陶瓷层之间的预定界面延伸；以及多个外电极，所述各外电极被设置在沿叠层主体的叠置方向延伸的端面上，并且各外电极与预定的内电极电接触；所述方法包括如下步骤制备半成品叠层主体；其中所述半成品叠层主体包括多个用作陶瓷层的陶瓷坯片，以及用作内电极的导电糊薄膜；每个导电糊薄膜被确定为使烧结后的每个内电极厚度在在0.5μm-3.0μm之间；把半成品叠层主体烧结成烧结的叠层主体；其中烧结的叠层主体各陶瓷层的烧结密度在60％-85％之间；以滚球对烧结的叠层主体进行滚筒抛光，使各内电极的端部变形，以使各端部从叠层主体的端面伸出，并沿着该端面延伸；并且在被烧结的叠层主体的端面上形成外电极；各外电极与各内电极的端部电接触。
8.如权利要求7所述的制作叠层陶瓷电子器件的方法，其中，所述滚球的直径小于叠层主体端面沿叠置方向上的线度。
全文摘要
形成烧结的叠层主体2，使得内电极4和5的强度大于陶瓷层3的强度。每个内电极4和5的端部18从叠层主体2的端面6和7伸出并通过使用滚球以滚筒抛光处理而被变形，以便沿着端面6和7延伸。当在叠层主体2的端面6和7上形成外电极8和9时，可以得到较大的与内电极的接触面积。从而，高度地保证各电极之间电连接的可靠性。
文档编号H01C1/148GK1739173SQ20048000219
公开日2006年2月22日 申请日期2004年2月18日 优先权日2003年2月21日
发明者三原贤二良, 岸本敦司, 新见秀明 申请人:株式会社村田制作所