专利名称：非挥发性记忆体及其操作方法
技术领域：
本发明是有关于一种记忆体及其操作方法，且特别是有关于一种非挥发性记忆体及其操作方法。
背景技术：
非挥发性记忆体中的可电抹除可程式只读记忆体(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。
典型的可电抹除且可程式只读记忆体是以掺杂的多晶硅制作浮置闸极(Floating Gate)与控制闸极(Control Gate)。当记忆体进行程式化(Program)时，注入浮置闸极的电子会均匀分布于整个多晶硅浮置闸极层之中。然而，当多晶硅浮置闸极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。
因此，为了解决可电抹除可程式只读记忆体元件漏电流的问题，目前习知的一种方法是采用一电荷陷入层取代多晶硅浮置闸极，此电荷陷入层的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合介电层在内的堆叠式(Stacked)闸极结构，具有此堆叠式闸极结构的EEPROM通称为氮化硅只读记忆体(NROM)。
然而，习知技术中用以储存电荷的储存单元通常被制造成平坦的型态，在元件集成度逐渐提高的趋势下，其对氮化硅只读记忆体元件规格缩小会造成限制。此外，平坦状的储存单元在进行抹除时，在接近通道中央位置累积的电荷并不容易抹除。
加上，习知的非挥发性记忆体元件会在基底中进行掺杂，以形成源极区与汲极区，除了在制程上多了一道掺杂的制程之外，也增加了制造成本。
另一方面，如何加速非挥发性记忆体元件程式化的速度，以及降低程式化记忆体元件所需的程式化电流也是目前所重视的议题。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性记忆体，可增加记忆体元件的集成度并简化制程。
依据本发明提供实施例的一目的是提供一种非挥发性记忆体的程式化方法，具有所需的程式化电流小的优点。
依据本发明提供一实施例的又一目的是提供一种非挥发性记忆体的程式化方法，具有较佳的收敛特性。
依据本发明提供一实施例的另一目的是提供一种非挥发性记忆体的程式化方法，具有较高的程式化速度。
依据本发明提供一实施例的再一目的是提供一种非挥发性记忆体的读取方法，不须形成掺杂的源极区与汲极区即可进行读取操作。
依据本发明提供一实施例的又一目的是提供一种非挥发性记忆体的抹除方法，可减少习知的具有平坦储存单元的非挥发性记忆体因电子累积于通道中央附近的储存单元中，而产生难以抹除的问题。
本发明提出一种非挥发性记忆体，含有多个记忆胞，每一个记忆胞包括一个闸极结构、一对储存单元及二个辅助闸极。其中，闸极结构设置于一基底上，而储存单元，设置于闸极结构两侧的侧壁上。辅助闸极设置于闸极结构两侧，与闸极结构侧壁上的这些储存单元相邻接，每一个辅助闸极由相邻二个记忆胞所共用，其中闸极结构、储存单元及这些辅助闸极彼此之间为电性隔离。
依照本发明实施例所述，在上述的非挥发性记忆体中，闸极结构包括一个闸极与设置在闸极上的一个闸介电层。
依照本发明实施例所述，在上述的非挥发性记忆体中，这些储存单元的材质包括氮化硅。
依照本发明实施例所述，在上述的非挥发性记忆体中，闸介电层的材质包括氧化硅。
依照本发明实施例所述，在上述的非挥发性记忆体中，这些闸极结构与这些辅助闸极的材质包括掺杂多晶硅。
一种非挥发性记忆体的程式化方法，适用于一记忆胞阵列，记忆胞阵列由一个第一记忆胞与一个第二记忆胞至少二个记忆胞所组成，每一个记忆胞包括一个第一闸极、一对储存单元、一个第二闸极及一个第三闸极。其中，第一闸极设置于一基底上，而储存单元分别设置于第一闸极两侧的侧壁上。第二闸极及第三闸极，设置于第一闸极两侧，与第一闸极侧壁上的这些储存单元相邻接，其中第一闸极、储存单元、第二闸极及第三闸极彼此之间为电性隔离，而第一记忆胞的第三闸极即为第二记忆胞的第二闸极。程式化方法，为在对第一记忆胞靠近第二记忆胞的一侧的记忆单元进行程式化操作时，于第二记忆胞的第一闸极下方与第二记忆胞的第三闸极下方的基底中形成一第一反转区，于第一记忆胞的第三闸极下方的基底中形成一第二反转区，于第一记忆胞的第二闸极下方的基底中形成一第三反转区，并于第一反转区施加一第一电压，于第三反转区施加一第二电压，且第一电压小于第二电压，于第一记忆胞的第一闸极上施加一第三电压，以利用源极侧注入(source side injection，SSI)效应程式化选定的记忆单元。
依照本发明实施例所述，在上述的非挥发性记忆体的程式化方法中，第二反转区包括一浮置反转区。
依照本发明实施例所述，在上述的非挥发性记忆体的程式化方法中，第二反转区的形成方法包括于第一记忆胞的第三闸极上施加一第五电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的程式化方法中，第一反转区的形成方法包括在第二记忆胞的第一闸极上施加一第四电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的程式化方法中，第三反转区的形成方法包括于第一记忆胞的第二闸极上施加一第六电压所形成之。
依照本发明实施例所述，上述的非挥发性记忆体的程式化方法更包括于基底施加一第七电压。
一种非挥发性记忆体的程式化方法，适用于一记忆胞阵列，每一个记忆胞包括一个第一闸极、一对储存单元及二个第二闸极。其中，一第一闸极设置于一基底上，而储存单元分别设置于第一闸极两侧的侧壁上。第二闸极设置于第一闸极两侧，与第一闸极侧壁上的这些储存单元相邻接，每一个第二闸极由相邻二个记忆胞所共用，其中第一闸极、储存单元及这些第二闸极彼此之间为电性隔离。程式化方法，为在读取选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于第一反转区施加一第一电压，于第二反转区施加一第二电压，且第一电压大于第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以利用通道热电子注入(channel hot electron injection，CHEI)效应程式化选定的记忆单元。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
依照本发明实施例所述，上述的非挥发性记忆体的读取方法更包括于基底施加一第六电压。
一种非挥发性记忆体的程式化方法，适用于一记忆胞阵列，每一个记忆胞包括一个第一闸极、一对储存单元及二个第二闸极。其中，一第一闸极设置于一基底上，而储存单元分别设置于第一闸极两侧的侧壁上。第二闸极设置于第一闸极两侧，与第一闸极侧壁上的这些储存单元相邻接，每一个第二闸极由相邻二个记忆胞所共用，其中第一闸极、储存单元及这些第二闸极彼此之间为电性隔离。程式化方法，为在读取选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于第一反转区施加一第一电压，于第二反转区施加一第二电压，且第一电压大于第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以利用通道启始二次热电子注入(channel initiated secondary hotelectron injection，CHISEL)效应程式化选定的记忆单元。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
依照本发明实施例所述，上述的非挥发性记忆体的读取方法更包括于基底施加一第六电压。
一种非挥发性记忆体的读取方法，适用于一记忆胞阵列，每一个记忆胞包括一个第一闸极、一对储存单元及二个第二闸极。其中，一第一闸极设置于一基底上，而储存单元分别设置于第一闸极两侧的侧壁上。第二闸极设置于第一闸极两侧，与第一闸极侧壁上的这些储存单元相邻接，每一个第二闸极由相邻二个记忆胞所共用，其中第一闸极、储存单元及这些第二闸极彼此之间为电性隔离。读取方法，为在读取选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于第一反转区施加一第一电压，于第二反转区施加一第二电压，且第一电压小于第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以读取选定的记忆单元。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的读取方法中，第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
依照本发明实施例所述，上述的非挥发性记忆体的读取方法更包括于基底施加一第六电压。
一种非挥发性记忆体的抹除方法，适用于一记忆胞阵列每一个记忆胞包括一个第一闸极、一对储存单元及二个第二闸极。其中，一第一闸极设置于一基底上，而储存单元分别设置于第一闸极两侧的侧壁上。第二闸极设置于第一闸极两侧，与第一闸极侧壁上的这些储存单元相邻接，每一个第二闸极由相邻二个记忆胞所共用，其中第一闸极、储存单元及这些第二闸极彼此之间为电性隔离。抹除方法，为在抹除选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于第一反转区施加一第一电压，于第二反转区施加一第二电压，且第一电压大于第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以利用价带导带间热电洞(band to band hot hole)效应抹除选定的记忆单元。
依照本发明实施例所述，在上述的非挥发性记忆体的抹除方法中，第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
依照本发明实施例所述，在上述的非挥发性记忆体的抹除方法中，第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
依照本发明实施例所述，上述的非挥发性记忆体的抹除方法更包括于基底施加一第六电压。
本发明采用对基底施加电压而形成的反转字元线，取代习知利用掺杂所形成的源极区与汲极区，因此可提高记忆体元件的集成度，并简化制程而进一步降低制造成本。
另一方面，依照本发明提出的操作方法，具有程式化速度快且所需的程式化电流小的优点，并具有较佳的收敛特性。此外，在进行抹除操作时，可减少习知的具有平坦储存单元的非挥发性记忆体因电子累积于通道中央附近的储存单元中，而产生难以抹除的问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1为依照本发明的一实施例所绘示的非挥发性记忆体的剖面图。
图2为依照本发明利用源极侧注入效应进行程式化的一实施例所绘示的剖面图。
图3为依照本发明利用通道热电子注入效应进行程式化的一实施例所绘示的剖面图。
图4为依照本发明利用通道启始二次热电子注入效应进行程式化的一实施例所绘示的剖面图。
图5为依照本发明的一实施例的读取操作所绘示的剖面图。
图6为依照本发明的一实施例的抹除操作所绘示的剖面图。
图7为依照本发明利用源极侧注入方式进行程式化的另一实施例所绘示的剖面图。
100、200、300、400、500、600、700半导体基底102、206、226、306、406、506、606闸介电层104、204、224、304、404、504、604、712、714闸极106闸极结构108、216、218、316、318、416、418、516、518、616、618介电层110、208、210、228、230、308、310、408、410、508、510、608、610、708储存单元112介电层114、212、214、232、312、314、412、414、512、514、612、614、704、724辅助闸极116、202、222、302、402、502、602、702、724记忆胞240、242、244、320、322、420、422、520、522、620、622、740、742、744反转区246、324、424、524、624、746通道区具体实施方式
图1为依照本发明的一实施例所绘示的非挥发性记忆体的剖面图。请参照图1，本发明所提出的非挥发性记忆体，由多个记忆胞116所组成，而每一记忆胞具有闸极结构106、储存单元110及二辅助闸极114。其中，闸极结构106设置于半导体基底100上，例如是由闸介电层102及闸极104所组成。闸介电层102的材质例如是氧化硅，形成的方法例如是热氧化法，而闸极104的材质例如是掺杂多晶硅，形成的方法例如是以临场(In-situ)掺杂的方式，利用化学气相沉积法形成一掺杂多晶硅层(未绘示)，再对此掺杂多晶硅层进行一图案化制程而形成之。
此外，储存单元110设置于闸极结构106两侧的侧壁上，储存单元110的材质例如是氮化硅，其形成方式例如是在半导体基底100上全面形成氮化硅层(未绘示)并覆盖闸极结构106之后，再进行一非等向性蚀刻制程而形成如同间隙壁型态的储存单元110。
另外，辅助闸极114设置于闸极结构106两侧，与闸极结构106两侧的储存单元110相邻接，每一辅助闸极114由相邻二个记忆胞116所共用。其中，辅助闸极114的材质例如是掺杂多晶硅，其形成方法例如是先在半导体基底100上全面形成掺杂多晶硅层(未绘示)，以覆盖闸极结构106及储存单元110并填满闸极结构106间的间隙。接着，以闸极104为研磨终止层，进行一化学机械研磨制程而形成之。值得注意的是，闸极结构106、储存单元110及辅助闸极114彼此之间为电性隔离，例如是在闸极结构106与储存单元110之间及储存单元110与半导体基底100之间设置介电层108，在储存单元110与辅助闸极114及辅助闸极114与半导体基底100之间设置介电层112，以对闸极结构106、储存单元110及辅助闸极114进行电性隔离。其中，介电层108及介电层112的材质例如是氧化硅。
上述的非挥发性记忆体其记忆单元110的型态与习知平坦型的记忆单元不同，例如是以间隙壁的型态设置于闸极104的两侧，如此一来，可以大幅减少每一记忆胞的尺寸，进而提升记忆体的储存密度。
另一方面，从上述实施例可以明显的看出，在本发明所提出的记忆体元件中，并没有用以作为源极区与汲极区的掺杂区，乃是藉由控制施加在闸极104与辅助闸极114上的电压，以于半导体基底100中形成反转字元线(inversion bit line)，而取代习知作为源极区与汲极区的掺杂区。因此，可有效简化制造流程并降低制造成本。
在下列实施例中，将详述本发明所提出的非挥发性记忆体的操作方法。图2～图6为依照本发明提出的实施例所绘示的剖面图。
图2为依照本发明利用源极侧注入方式进行程式化的一实施例所绘示的剖面图。请参照图2，绘示半导体基底200上两相邻的记忆胞202、222，其中记忆胞202由闸极204、闸介电层206、二储存单元208、210及二辅助闸极212、214所组成，而记忆胞222由闸极224、闸介电层226、二储存单元228、230及二辅助闸极214、232所组成。此外，闸极、储存单元及辅助闸极之间为电性隔离，例如是利用介电层216、218作为绝缘体。然而，记忆胞202、222的各构件的配置方式、材质及形成方法已于上述较佳实施例中进行详细说明，于此不再赘述。
对记忆胞202的记忆单元208进行程式化操作时，于闸极224下方的半导体基底200中形成反转区240，于辅助闸极214下方的半导体基底200中形成反转区242，于辅助闸极212下方的半导体基底200中形成反转区244，并于反转区240施加一个第一电压，例如是0伏特，于244反转区施加一个第二电压，例如是4～7伏特，且第一个电压小于第二电压，并于记忆胞202的闸极204上施加一个第三电压，例如是12～14伏特，可于闸极204下方的半导体基底200中形成通道区246。藉此，可在反转区240与反转区244之间形成一个电压差，利用源极侧注入(source side injection，SSI)效应程式化记忆单元208。在另一个实施例中，更可于辅助闸极232下方的半导体基底200中形成反转区240。另一方面，可在半导体基底200施加一个第四电压，例如是0伏特。
其中，反转区242例如是一个浮置反转区，意即不在反转区242施加任何电压。此外，反转区240的形成方法例如是在闸极224上施加一个第五电压，例如是12～14伏特，且于辅助闸极232上施加一个第六电压所形成之，而第六电压例如是4～7伏特。另外，反转区242的形成方法例如是于辅助闸极214上施加一个第七电压所形成之，例如是1～2伏特。另一个方面，反转区244的形成方法例如是于辅助闸极212上施加一个第八电压所形成之，例如是7～10伏特。
上述实施例中为利用于半导体基底200中，形成反转区240、242及244，且在反转区240及244之间产生一个电压差，以源极侧注入效应对记忆单元208进行程式化操作，可使得程式化的速度加快并可减少程式化所需的电流。
图3为依照本发明利用通道热电子注入效应进行程式化的一实施例所绘示的剖面图。请参照图3，试举半导体基底300上的记忆胞302为例，其中记忆胞302由闸极304、闸介电层306、二储存单元308、310及二辅助闸极312、314所组成。此外，闸极、储存单元及辅助闸极之间为电性隔离，例如是利用介电层316、318作为绝缘体。然而，记忆胞302的各构件的配置方式、材质及形成方法已于上述较佳实施例中进行详细说明，于此不再赘述。
对记忆胞302的储存单元308进行程式化操作时，于辅助闸极312下方形成反转区320，于记忆胞302另一侧的辅助闸极314下方形成反转区322，并于反转区320施加第九电压，例如是4～6伏特，于反转区322施加一个第十电压，例如是0伏特，且第九电压大于第十电压，并于记忆胞302的闸极304上施加一个第十一电压，例如是10伏特，可于闸极304下方的半导体基底300中形成通道区324。藉此，可在反转区320与反转区322之间形成一个电压差，利用通道热电子注入(channel hot electroninjection，CHEI)效应程式化记忆单元308。在另一个实施例中，会在半导体基底300施加一个第十二电压，例如是0伏特。
其中，反转区320的形成方法例如是于辅助闸极312上施加一个第十三电压所形成之，第十三电压例如是5～8伏特。此外，反转区322的形成方法例如是于辅助闸极314上施加一个第十四电压所形成之，第十四电压例如是4～6伏特。
上述实施例为在闸极304与辅助闸极312、314上施加电压，以于半导体基底300中形成反转区320、322，再利用反转区320、322之间的电压差，以通道热电子注入效应对储存单元308进行程式化操作，取代了习知利用掺杂区作为源极区与汲极区的程式化操作方式。除了可简化非挥发性记忆体的制造流程之外，亦可降低制造成本。另一方面，使用通道热电子注入效应进行程式化操作，可具有较高的程式化速度。
图4为依照本发明利用通道启始二次热电子注入效应进行程式化的一实施例所绘示的剖面图。
请参照图4，试举半导体基底400上的记忆胞402为例，其中记忆胞402由闸极404、闸介电层406、二储存单元408、410及二辅助闸极412、414所组成。此外，闸极、储存单元及辅助闸极之间为电性隔离，例如是利用介电层416、418作为绝缘体。然而，记忆胞402的各构件的配置方式、材质及形成方法已于上述较佳实施例中进行详细说明，于此不再赘述。
对记忆胞402的储存单元408进行程式化操作时，于辅助闸极412下方形成反转区420，于记忆胞402另一侧的辅助闸极414下方形成反转区422，并于反转区420施加第十五电压，例如是4～6伏特，于反转区422施加一个第十六电压，例如是0伏特，且第十五电压为大于第十六电压，并于记忆胞402的闸极404上施加一个第十七电压，例如是10伏特，可于闸极404下方的半导体基底400中形成通道区424。藉此，可在反转区420与反转区422之间形成一个电压差，利用通道启始二次热电子注入(channelinitiated secondary hot electron injection，CHISEL)效应程式化记忆单元408。在另一个实施例中，会在半导体基底400施加一个第十八电压，例如是一3伏特。
其中，反转区420的形成方法例如是于辅助闸极412上施加一个第十九电压所形成之，第十九电压例如是5～8伏特。此外，反转区422的形成方法例如是于辅助闸极414上施加一个第二十电压所形成之，第二十电压例如是4～6伏特。
上述实施例为在闸极404与辅助闸极412、414上施加电压，以于半导体基底400中形成反转区420、422，再利用反转区420、422之间的电压差，以通道启始二次热电子注入效应对储存单元408进行程式化操作，取代了习知利用掺杂区作为源极区与汲极区的程式化操作方式。除了可简化非挥发性记忆体的制造流程之外，亦可降低制造成本。此外，利用通道启始二次热电子注入效应进行程式化操作，可利用较低功率进行程式化操作，且具有较快的程式化速度，及具有较佳的收敛特性。
图5为依照本发明的一实施例的读取操作所绘示的剖面图。请参照图5，试举半导体基底500上的记忆胞502为例，其中记忆胞502为由闸极504、闸介电层506、二储存单元508、510及二辅助闸极512、514所组成。此外，闸极、储存单元及辅助闸极之间为电性隔离，例如是利用介电层516、518作为绝缘体。然而，记忆胞502的各构件的配置方式、材质及形成方法已于上述较佳实施例中进行详细说明，于此不再赘述。
对记忆胞502的储存单元508进行读取操作时，于辅助闸极512下方形成反转区520，于记忆胞502另一侧的辅助闸极514下方形成反转区522，并于反转区520施加第二十一电压，例如是0伏特，于反转区522施加一个第二十二电压，例如是1～4伏特，且第二十一电压小于第二十二电压，并于记忆胞502的闸极504上施加一个第二十三三电压，例如是3～5伏特，可于闸极504下方的半导体基底500中形成通道区524。藉此，可在反转区520与反转区522之间形成一个电压差，以读取记忆单元508。在另一个较佳实施例中，会在半导体基底500施加一个第二十四电压，例如是0伏特。
其中，反转区520的形成方法例如是于辅助闸极512上施加一个第二十五电压所形成之，而第二十五电压例如是4～7伏特。此外，反转区522的形成方法例如是于辅助闸极514上施加一个第二十六电压所形成之，其中第二十六电压例如是4～7伏特。
上述实施例为在闸极504与辅助闸极512、514上施加电压，以于半导体基底500中形成反转区520、522，在利用反转区520、522之间的电压差，对储存单元508进行读取，取代了习知利用掺杂区作为源极区与汲极区的读取方式，除了简化非挥发性记忆体的制造流程之外，另一方面亦可降低制造成本。
图6为依照本发明的一实施例的抹除操作所绘示的剖面图。请参照图6，试举半导体基底600上的记忆胞602为例，其中记忆胞602由闸极604、闸介电层606、二储存单元608、610及二辅助闸极612、614所组成。此外，闸极、储存单元及辅助闸极之间为电性隔离，例如是利用介电层616、618作为绝缘体。然而，记忆胞602的各构件的配置方式、材质及形成方法已于上述较佳实施例中进行详细说明，于此不再赘述。
对记忆胞602的储存单元608进行抹除操作时，于辅助闸极612下方形成反转区620，于记忆胞602另一侧的辅助闸极614下方形成反转区622，并于反转区620施加一个第二十七电压，例如是4～6伏特，于反转区622施加一个第二十八电压，例如是0伏特，且第二十七电压大于第二十八电压，并于闸极604上施加一个第二十九电压例如是-3～-5伏特，可于闸极604下方的半导体基底600中形成通道区624。藉此，可在反转区620与反转区622之间形成一个电压差，利用价带导带间热电洞(band to band hot hole)效应抹除记忆单元608。在另一个较佳实施例中，会在半导体基底600施加一个第三十电压，例如是0伏特。
其中，其中反转区620的形成方法，例如是于辅助闸极612上施加一个第三十一电压所形成之，其中第三十一电压例如是5～8伏特。此外，反转区622的形成方法，例如是于辅助闸极614上施加一个第三十二电压所形成之；其中第三十二电压例如是4～6伏特。
上述实施例为对储存单元608进行抹除，因为储存单元608设置于闸极604与闸介电层606的侧壁，故其进行抹除时，可减少习知的具有平坦储存单元的非挥发性记忆体，因电子累积于通道中央附近的储存单元中，而产生难以抹除的问题。
在上述各实施例中，仅对记忆胞其中一个储存单元的操作方法进行说明，在本发明所属技术领域中具有通常知识者于参考上述实施例中的操作方法之后，可利用相同的原理对记忆胞阵列中任何一个记忆单元进行操作。以源极侧注入效应进行程式化为例，请参照图7，当所定义的记忆胞的型态如同记忆胞702与722时，若要对记忆胞702中的储存单元708以源极侧注入效应进行程式化操作，会在辅助闸极704下方的半导体基底700中形成一个通道区746，于且于闸极712及辅助闸极724下方的半导体基底700中分别形成反转区744、740，并于闸极714下方的半导体基底700中形成一个浮置区742，而浮置区742为空乏区。接着，会分别在闸极712及辅助闸极724下方的反转区744、740上各施加一个电压，且反转区744所施加的电压会大于反转区740所施加的电压，使两反转区之间产生偏压，进而程式化储存单元708。
综上所述，本发明至少具有下列优点1.本发明所提出的非挥发性记忆体的储存单元位于闸极两侧，且使用反转位元线代替掺杂源极区与汲极区，能缩小记忆胞的尺寸，进而提升储存密度并提高元件的积极度。
2.本发明所提出的非挥发性记忆体未使用掺杂的源极区与汲极区，而是利用反转位元线取代之，可简化制造流程并降低制造成本。
3.本发明所提出的非挥发性记忆体的操作方法在进行程式化时可利用源极侧注入效应来进行，具有程式化速度快且所需的程式化电流小的优点。
4.本发明所提出的非挥发性记忆体的操作方法利用通道启始二次热电子注入效应进行程式化操作，可以较低功率进行程式化操作，且具有较快的程式化速度，及具有较佳的收敛特性。
5.本发明所提出的非挥发性记忆体的操作方法可使用通道热电子注入效应进行程式化操作，具有较高的程式化速度。
6.本发明所提出的非挥发性记忆体的操作方法在进行抹除时，可减少习知的具有平坦储存单元的非挥发性记忆体因电子累积于通道中央附近的储存单元中，而产生难以抹除的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种非挥发性记忆体，其特征在于其含有多个记忆胞，每一该些记忆胞包括一闸极结构，设置于一基底上；一对储存单元，设置于该闸极结构两侧的侧壁上；以及二辅助闸极，设置于该闸极结构两侧，与该闸极结构侧壁上的些储存单元相邻接，每一该些辅助闸极由相邻二个记忆胞所共用，其中该闸极结构、该储存单元及该些辅助闸极彼此之间为电性隔离。
2.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的闸极结构包括一闸极与设置在该闸极上的一闸介电层。
3.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的些储存单元的材质包括氮化硅。
4.根据权利要求2所述的非挥发性记忆体，其特征在于其中所述的闸介电层的材质包括氧化硅。
5.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的些闸极结构与该些辅助闸极的材质包括掺杂多晶硅。
6.一种非挥发性记忆体的程式化方法，其特征在于其适用于一记忆胞阵列，该记忆胞阵列由一第一记忆胞与一第二记忆胞至少二个记忆胞所组成，每一该些记忆胞包括一第一闸极，设置于一基底上；一对储存单元，设置于该第一闸极两侧的侧壁上；一第二闸极及一第三闸极，设置于该第一闸极两侧，与该第一闸极侧壁上的些储存单元相邻接，其中该第一闸极、该储存单元、该第二闸极及该第三闸极彼此之间为电性隔离，而该第一记忆胞的第三闸极即为该第二记忆胞的第二闸极，该方法包括对该第一记忆胞靠近该第二记忆胞的一侧的记忆单元进行程式化操作时，于该第二记忆胞的第一闸极下方与该第二记忆胞的第三闸极下方的基底中形成一第一反转区，于该第一记忆胞的第三闸极下方的基底中形成一第二反转区，于该第一记忆胞的第二闸极下方的基底中形成一第三反转区，并于该第一反转区施加一第一电压，于该第三反转区施加一第二电压，且该第一电压小于该第二电压，于该第一记忆胞的第一闸极上施加一第三电压，以利用源极侧注入(source side injection，SSI)效应程式化选定的记忆单元。
7.根据权利要求6所述的非挥发性记忆体的程式化方法，其特征在于其中所述的第二反转区包括一浮置反转区。
8.根据权利要求6所述的非挥发性记忆体的程式化方法，其特征在于其中所述的第二反转区的形成方法包括于该第一记忆胞的第三闸极上施加一第五电压所形成之。
9.根据权利要求6所述的非挥发性记忆体的程式化方法，其特征在于其中所述的第一反转区的形成方法包括在该第二记忆胞的第一闸极上施加一第四电压所形成之。
10.根据权利要求6所述的非挥发性记忆体的程式化方法，其特征在于其中所述的第三反转区的形成方法包括于该第一记忆胞的第二闸极上施加一第六电压所形成之。
11.根据权利要求6所述的非挥发性记忆体的程式化方法，其特征在于其更包括于该基底施加一第七电压。
12.一种非挥发性记忆体的程式化方法，其特征在于其适用于一记忆胞阵列，每一该些记忆胞包括一第一闸极，设置于一基底上；一对储存单元，设置于该第一闸极两侧的侧壁上；二第二闸极，设置于该第一闸极两侧，与该第一闸极侧壁上的些储存单元相邻接，每一该些第二闸极由相邻二个记忆胞所共用，其中该第一闸极、该储存单元及该些第二闸极彼此之间为电性隔离；该方法包括程式化选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于该第一反转区施加一第一电压，于该第二反转区施加一第二电压，且该第一电压大于该第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以利用通道热电子注入(channel hot electron injection，CHEI)效应程式化选定的记忆单元。
13.根据权利要求12所述的非挥发性记忆体的读取方法，其特征在于其中所述的第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
14.根据权利要求12所述的非挥发性记忆体的读取方法，其特征在于其中所述的第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
15.根据权利要求12所述的非挥发性记忆体的读取方法，其特征在于其更包括于该基底施加一第六电压。
16.一种非挥发性记忆体的程式化方法，其特征在于其适用于一记忆胞阵列，每一该些记忆胞包括一第一闸极，设置于一基底上；一对储存单元，设置于该第一闸极两侧的侧壁上；二第二闸极，设置于该第一闸极两侧，与该第一闸极侧壁上的些储存单元相邻接，每一该些第二闸极由相邻二个记忆胞所共用，其中该第一闸极、该储存单元及该些第二闸极彼此之间为电性隔离；该方法包括程式化选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于该第一反转区施加一第一电压，于该第二反转区施加一第二电压，且该第一电压大于该第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以利用通道启始二次热电子注入(channel initiated secondary hot electron injection，CHISEL)效应程式化选定的记忆单元。
17.根据权利要求16所述的非挥发性记忆体的读取方法，其特征在于其中所述的第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
18.根据权利要求16所述的非挥发性记忆体的读取方法，其特征在于其中所述的第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
19.根据权利要求17所述的非挥发性记忆体的读取方法，其特征在于其更包括于该基底施加一第六电压。
20.一种非挥发性记忆体的读取方法，其特征在于其适用于一记忆胞阵列，每一该些记忆胞包括一第一闸极，设置于一基底上；一对储存单元，设置于该第一闸极两侧的侧壁上；二第二闸极，设置于该第一闸极两侧，与该第一闸极侧壁上的些储存单元相邻接，每一该些第二闸极由相邻二个记忆胞所共用，其中该第一闸极、该储存单元及该些第二闸极彼此之间为电性隔离；该方法包括读取选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于该第一反转区施加一第一电压，于该第二反转区施加一第二电压，且该第一电压小于该第二电压，于选定的记忆胞的第一闸极上施加一第三电压，以读取选定的记忆单元。
21.根据权利要求20所述的非挥发性记忆体的读取方法，其特征在于其中所述的第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
22.根据权利要求20所述的非挥发性记忆体的读取方法，其特征在于其中所述的第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
23.根据权利要求20所述的非挥发性记忆体的读取方法，其特征在于其更包括于该基底施加一第六电压。
24.一种非挥发性记忆体的抹除方法，其特征在于其适用于一记忆胞阵列，每一该些记忆胞包括一第一闸极，设置于一基底上；一对储存单元，设置于该第一闸极两侧的侧壁上；二第二闸极，设置于该第一闸极两侧，与该第一闸极侧壁上的些储存单元相邻接，每一该些第二闸极由相邻二个记忆胞所共用，其中该第一闸极、该储存单元及该些第二闸极彼此之间为电性隔离；该方法包括抹除选定的记忆胞一侧的储存单元时，于选定的记忆胞上、且与选定的储存单元同侧的第二闸极下方形成一第一反转区，于选定的记忆胞另一侧的第二闸极下方形成一第二反转区，并于该第一反转区施加一第一电压，于该第二反转区施加一第二电压，且该第一电压大于该第二电压，于选定的该记忆胞的第一闸极上施加一第三电压，以利用价带导带间热电洞(band toband hot hole)效应抹除选定的记忆单元。
25.根据权利要求24所述的非挥发性记忆体的抹除方法，其特征在于其中所述的第一反转区的形成方法包括于选定的记忆胞上、且与选定的储存单元同侧的第二闸极上施加一第四电压所形成之。
26.根据权利要求24所述的非挥发性记忆体的抹除方法，其特征在于其中所述的第二反转区的形成方法包括于选定的记忆胞另一侧的第二闸极上施加一第五电压所形成之。
27.根据权利要求24所述的非挥发性记忆体的抹除方法，其特征在于其更包括于该基底施加一第六电压。
全文摘要
一种非挥发性记忆体，含有多个记忆胞，各记忆胞具有一闸极结构、一对储存单元及二辅助闸极。其中，闸极结构设置于基底上。而储存单元设置于闸极结构两侧的侧壁上。另外，辅助闸极设置于闸极结构两侧，与闸极结构侧壁上的储存单元相邻接。每一辅助闸极由相邻二个记忆胞所共用，且闸极结构、储存单元及辅助闸极彼此之间为电性隔离。
文档编号H01L27/105GK1870272SQ200510073020
公开日2006年11月29日 申请日期2005年5月27日 优先权日2005年5月27日
发明者许正兴, 连浩明 申请人:旺宏电子股份有限公司