专利名称：非挥发性存储器及其操作方法
技术领域：
本发明涉及一种半导体存储器元件，特别是涉及一种非挥发性存储器与操作方法。
背景技术：
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且，为了避免典型的可电抹除且可程序只读存储器在抹除时，因过度抹除现象太过严重，而导致数据的误判的问题。而在控制栅极与浮置栅极侧壁、基底上方另设一选择栅极(select gate)，而形成分离栅极(Split-gate)结构。
此外，在现有技术中，亦有采用一电荷陷入层(charge trapping layer)取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，具有分离栅极结构的SONOS元件也已经被揭露出来，如美国专利第5930631号。
然而，上述具有分离栅极结构的SONOS元件，由于设置分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈栅极的可电抹除且可程序只读存储器的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。
发明内容
有鉴于此，本发明的一目的为提供一种非挥发性存储器与操作方法，可以提高存储单元集成度及元件效能。
本发明的再一目的为提供一种非挥发性存储器与操作方法，此种非挥发性存储器可以利用源极侧注入效应(Source-Side Injection，SSI)进行程序化操作，而能够提高程序化速度，并提高存储器效能。
本发明的再一目的为提供一种非挥发性存储器与操作方法，可以稳定的对存储单元进行程序化操作及读取操作，而且也能够提高程序化效能。
本发明提出一种非挥发性存储器，包括基底、主位线、次位线选择单元、次位线、多条字线、行选择单元、第一掺杂区、第二掺杂区。主位线设置于基底上。次位线透过次位线选择单元连接至主位线。多条字线以垂直于次位线的方向平行排列，其中这些字线与次位线的交点对应一存储单元行。行选择单元设置于存储单元行的外侧。第一掺杂区设置于行选择单元外侧的基底中，其中存储单元行透过此第一掺杂区连接至次位线。第二掺杂区设置于存储单元行另一侧的基底中。存储单元行包括多个第一存储单元与多个第二存储单元。这些第一存储单元及行选择单元彼此以一间隙相隔。而这些第二存储单元各自设置于间隙中，并透过多个绝缘间隙壁与这些第一存储单元及行选择单元串接在一起。
上述的非挥发性存储器中，各个第一存储单元包括第一栅极与第一复合介电层。第一栅极设置于基底上。第一复合介电层设置于第一栅极与基底之间，且第一复合介电层从基底依序为第一底介电层、第一电荷陷入层与第一顶介电层。各个第二存储单元包括第二栅极与第二复合介电层。第二栅极设置于基底上。第二复合介电层设置于第二栅极与基底之间及第二栅极与第一存储单元之间，第二复合介电层从基底与第一存储单元一侧的侧壁起依序为第二底介电层、第二电荷陷入层与第二顶介电层。此行选择单元包括第三栅极与第三复合介电层。第三栅极设置于基底上。第三复合介电层设置于第三栅极与基底之间，第三复合介电层从基底起依序为第三底介电层、第三电荷陷入层与第三顶介电层。次位线选择单元包括第四栅极、栅介电层与一对掺杂区。第四栅极设置于基底上。栅介电层设置于第四栅极与基底之间。一第三掺杂区与第四掺杂区设置于第四栅极两侧的基底中，此第三掺杂区连接主位线，第四掺杂区连接次位线。
上述的非挥发性存储器中，第一电荷陷入层、第二电荷陷入层、第三电荷陷入层的材料可为氮化硅。第一底介电层、第一顶介电层、第二底介电层、第二顶介电层、第三底介电层、第三顶介电层与栅介电层的材料可为氧化硅。第一栅极、第二栅极、第三栅极、第四栅极的材料可为掺杂多晶硅。第一绝缘间隙壁是通过在第一栅极表面沉积一绝缘层后，利用自行对准各向异性蚀刻形成的。
由于本发明在主位线与次位线之间，设置有次位线选择单元，此次位线选择单元可控制从主比特流入次位线的电流量，亦即具有限流的功能，因此在操作本发明的非挥发性存储器时，可得到较佳的程序化效能。
本发明提出一种非挥发性存储器，包括基底、多个存储单元行、多个行选择单元、多个源极区、多个漏极区、多条选择线、多条字线、多条源极线、多条次位线、多条主位线与多个次位线选择单元。多个存储单元行设置于基底上，排列成一行/列阵列。各个存储单元行包括彼此以第一绝缘间隙壁相隔离并串联连接在一起的多个存储单元。多个行选择单元分别透过第二绝缘间隙壁而设置于各个存储单元行的外侧。多个源极区分别设置于各个存储单元行一侧的基底中。多个漏极区分别设置于各个列选择单元外侧的基底中，其中每两相邻的存储单元行共享一个漏极区。多条选择线连接同一列的行选择单元的栅极。多条字线在列方向平行排列，连接同一列的存储单元的栅极。多条源极线连接同一列的源极区。多条次位线连接同一行的漏极区，各个次位线在行的方向串接N个存储单元行，其中N为正整数。多条主位线在行方向平行排列，各个主位线连接M个次位线，其中M为正整数，各个主位线可串接N×M存储单元行。多个次位线选择单元分别设置于次位线与主位线之间。
上述的非挥发性存储器中，在同一存储单元行中的多个存储单元，从源极区端起每两个存储单元作为一个记忆单元，且靠近源极区的存储单元为第一存储单元，靠近漏极区的存储单元为第二存储单元。第一存储单元包括第一栅极与第一复合介电层。第一栅极设置于基底上。第一复合介电层设置于第一栅极与基底之间，且第一复合介电层从基底依序为第一底介电层、第一电荷陷入层与第一顶介电层。第二存储单元包括第二栅极与第二复合介电层。第二栅极设置于基底上。第二复合介电层设置于第二栅极与基底之间及第二栅极与第一存储单元之间，第二复合介电层从基底与第一存储单元一侧的侧壁起依序为第二底介电层、第二电荷陷入层与第二顶介电层。第一绝缘间隙壁设置于第一存储单元的侧壁。
上述的非挥发性存储器中，第一电荷陷入层与第二电荷陷入层的材料可为氮化硅。第一底介电层、第一顶介电层、第二底介电层与第二顶介电层的材料可为氧化硅。
上述的非挥发性存储器中，各个行选择单元包括此行选择单元包括第三栅极、第三复合介电层及第三绝缘间隙壁。第三栅极设置于基底上。第三复合介电层设置于第三栅极与基底之间，第三复合介电层从基底起依序为第三底介电层、第三电荷陷入层与第三顶介电层。第三绝缘间隙壁设置于第三栅极与第三复合介电层的侧壁上。
上述的非挥发性存储器中，第三电荷陷入层的材料可为氮化硅。第三底介电层与第三顶介电层的材料可为氧化硅。
本发明的非挥发性存储器中，存储单元行由多个存储单元以及一个行选择单元所构成。由于在各个存储单元之间并没有间隙，且行选择单元与存储单元之间也没有间隙，因此可以提升存储单元阵列的集成度。
而且，在本发明的非挥发性存储器中，由于设置有主位线，此主位线可以与4条以上(两行以上)次位线连接，因此主位线可以达两倍以上的宽度，在工艺上也可以增加工艺裕度。
此外，由于存储单元是使用电荷陷入层作为电荷储存单元，因此不需要考虑栅极耦合率的概念，而降低操作所需的工作电压，而提升存储单元的操作效率。而且，在存储单元行中的各个存储单元都可以储存电荷，因此也可以提升储存容量。
本发明一种非挥发性存储器的操作方法，适用于上述的非挥发性存储器，此方法在进行程序化操作时，于选定的主位线施加0伏特电压，于非选定的主位线施加第一电压；于与选定的存储单元所在的存储单元行所耦接的次位线选择单元的栅极施加第二电压；于与选定的存储单元所耦接的字线相邻、且靠近漏极区的选定的字线施加第三电压，于其它非选定的字线及选择线施加第四电压，于源极线施加第五电压，以利用源极侧注入效应程序化选定的存储单元。
在上述的非挥发性存储器的操作方法中，第一电压为3.3伏特左右，第二电压为1.5伏特左右，第三电压为1.5伏特左右，第四电压为9伏特左右，第五电压为4.5伏特左右。
在上述的非挥发性存储器的操作方法中，于与选定的存储单元所在的存储单元行所耦接的次位线选择单元的栅极施加第二电压的步骤前，还包括于与选定的存储单元所在的存储单元行所耦接的次位线选择单元栅极施加第六电压。此第六电压为6伏特。
在上述的非挥发性存储器的操作方法中，于与选定的存储单元所耦接的字线相邻、且靠近漏极区的选定的字线施加第三电压的步骤，包括从0伏特开始逐渐增加电压直到1.5伏特为止。
在上述的非挥发性存储器的操作方法中，于与选定的存储单元所耦接的字线相邻、且靠近漏极区的选定的字线施加第三电压的步骤，包括先于选定的字线施加低于第三电压的第七电压开始逐渐累加一电压值直到该第三电压为止。第七电压为0.1伏特。而且，在第七电压每累加一电压值后，即进行一程序化确认步骤。
在上述的非挥发性存储器的操作方法中，在对存储单元行进行程序化操作时，从存储单元行的源极区端起依序程序化存储单元。
在上述的非挥发性存储器的操作方法中，进行读取操作时，于选定的主位线施加0伏特电压，于非选定的主位线施加第八电压；于与选定的存储单元所在的存储单元行所耦接的次位线选择单元的栅极施加第九电压；于选定的存储单元所耦接的字线施加第十电压，于其它非选定的字线及选定的选择线施加第十一电压，于源极线施加第十二电压，以读取选定的存储单元。
在上述的非挥发性存储器的操作方法中，第八电压为1.5伏特左右，第九电压为3.3伏特左右，第十电压为1.5伏特左右，第十一电压为6伏特左右，第十二电压为1.5伏特左右。
在上述的非挥发性存储器的操作方法中，在对存储单元行进行读取操作时，从存储单元行的源极区端起依序读取存储单元。
在上述的非挥发性存储器的操作方法中，在进行抹除操作时，于选定的主位线施加第十三电压，于非选定的主位线施加0伏特电压；于与选定的存储单元所在的存储单元行所耦接的次位线选择单元的栅极施加第十四电压；于选定的存储单元所耦接的字线施加第十五电压，于选定的存储单元所耦接的字线与漏极区之间的所有非选定的字线、选定的选择线施加第十六电压；于选定的存储单元所耦接的字线与源极区之间的所有非选定的字线施加0伏特电压，以利用热空穴注入效应以抹除选定的存储单元。
在上述的非挥发性存储器的操作方法中，第十三电压为4.5伏特左右，第十四电压为3.3伏特左右，第十五电压为-5伏特左右，第十六电压为9伏特左右。
在上述的非挥发性存储器的操作方法中，在进行抹除操作时，于字线施加第十六电压，于基底施加第十七电压，以利用FN穿隧效应进行整个存储器的抹除。
在上述的非挥发性存储器的操作方法中，第十六电压为-12伏特左右，且第十七电压为0伏特。
在上述的非挥发性存储器的操作方法中，第十六电压为0伏特左右，且第十七电压为12伏特。
在上述的非挥发性存储器的操作方法中，第十六电压为-6伏特左右，且第十七电压为6伏特。
在本发明的程序化方法中，在对存储单元行中的各个存储单元进行程序化操作时，从存储单元行的源极区端起依序程序化存储单元，如此即可避免因电荷陷入层存有部分电子所造成的程序化干扰情形，并提高程序化效能。
而且，由于在主位线与次位线之间，分别设置有次位线选择单元，此次位线选择单元可控制从主位线流入次位线的电流量，亦即具有限流的功能，因此可得到较佳的程序化效能。
在本发明的程序化方法中，于与选定的存储单元所耦接的字线相邻、且靠近漏极区的选定的字线施加1.5伏特的电压的步骤可以采用逐渐升压方式，而能够提高程序化效率。而且，在升压的步骤之间也可进行一程序化确认步骤。
此外，在本发明的读取方法中，在对存储单元行中的各个存储单元进行读取操作时，亦可从存储单元行的源极区端起依序读取存储单元。
在本发明的操作方法中，其利用源极侧注入效应(Source-Side Injection，SSI)以单一存储单元的单一位为单位进行程序化，并利用热空穴注入效应或F-N穿隧效应进行存储单元的抹除。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
图1A为绘示本发明的非挥发性存储器的一优选实施例的上视图。
图1B为绘示图1A中沿A-A’线的结构剖面图。
图1C为绘示本发明的记忆单元及选择单元的结构剖面图。
图2所绘示为本发明的优选实施例的电路简图，以说明其操作模式。
图3A为本发明的优选实施例的程序化操作示意图。
图3B为本发明的优选实施例的读取操作示意图。
图3C为本发明的优选实施例的一抹除操作的示意图。
图3D为本发明的优选实施例的再一抹除操作示意图。
图3E为本发明的优选实施例的另一抹除操作示意图。
图3F为本发明的优选实施例的又一抹除操作示意图。
简单符号说明100基底102元件隔离结构104有源区106深N型井区108P型井区Q1～Qn多个记忆单元110行选择单元112漏极区114源极区116源极线118次位线120主位线122次位线选择单元124、126存储单元128、136、140复合介电层128a、136a、140a底介电层128b、136b、140b电荷陷入层128c、136c、140c顶介电层130、138、142、152栅极
132、144顶盖层134、146绝缘间隙壁148导电插塞150存储单元行154栅介电层156、158掺杂区160间隙壁162虚拟字线R11～R41存储单元行SG11～SG21选择线WL11～WL2n字线LBL1～LBL4次位线MBL主位线BST1～BST4次位线选择单元M11～M4n存储单元ST1～ST4行选择单元具体实施方式
图1A为绘示本发明的非挥发性存储器的一实施例的上视图。图1B为绘示图1A中沿A-A’线的结构剖面图。图1C为绘示本发明的记忆单元及行选择单元的结构剖面图。
请同时参照图1A、图1B及图1C，本发明的非挥发性存储器结构由基底100、元件隔离结构102、有源区104、深N型井区106、P型井区108、多个记忆单元Q1～Qn、行选择单元110、漏极区112、源极区114、源极线116、次位线118、主位线120、次位线选择单元122a～122d所构成。
基底100例如是硅基底，此基底100可为P型基底。元件隔离结构102设置于基底100中，用以定义出有源区104。深N型井区106设置于基底100中。P型井区108设置于深N型井区106中。元件隔离结构102可以隔离P型井区108，而能够在操作(抹除操作)本发明的非挥发性存储器时，避免整个基底充电而耗电。
多个记忆单元Q1～Qn设置于基底100上。各个记忆单元Q1～Qn是由存储单元124及存储单元126所构成。
存储单元124设置于基底100上，其例如是由复合介电层128、栅极130、顶盖层132及绝缘间隙壁134所构成。栅极130设置于基底100上。复合介电层128设置于栅极130与基底100之间。此复合介电层128从基底100依序为底介电层128a、电荷陷入层128b与顶介电层128c。顶盖层132设置于栅极130上。绝缘间隙壁134设置于栅极130与复合介电层128的侧壁。绝缘间隙壁134是通过在栅极130表面沉积一绝缘层后，利用自行对准各向异性蚀刻形成的。其中，底介电层128a的材料例如是氧化硅；电荷陷入层128b的材料例如是氮化硅；顶介电层128c的材料例如是氧化硅；栅极130的材料例如是掺杂多晶硅。顶盖层132的材料例如是氧化硅。绝缘间隙壁134的材料包括绝缘材料，例如是氮化硅或氧化硅。
存储单元126设置于存储单元124一侧的侧壁与基底100上，其例如是由复合介电层136与栅极138所构成。栅极138设置于基底100上。复合介电层136例如是设置于栅极138与基底100之间。请参照图1C，复合介电层136亦可为形成于两栅极结构之间的U型结构。复合介电层136从基底100起依序为底介电层136a、电荷陷入层136b与顶介电层136c。其中，底介电层136a的材料例如是氧化硅；电荷陷入层136b的材料例如是氮化硅；顶介电层136c的材料例如是氧化硅；栅极138的材料例如是掺杂多晶硅。存储单元126透过绝缘间隙壁134与存储单元124相间隔。
记忆单元Q1～Qn例如是在有源区104上串联在一起，彼此间无间隙。在每一个记忆单元Q1～Qn中，存储单元124与存储单元126彼此以绝缘间隙壁134相隔离。
在本实施例中，虽然是以氮化硅电荷陷入层作说明，但是本发明的结构亦可适用于浮置栅极闪存。在浮置栅极闪存的结构中，例如是以掺杂的多晶硅作为电荷陷入层128b、136b。
行选择单元110与串接在一起的记忆单元Q1～Qn中最外侧的存储单元126相连接，其例如是由复合介电层140、栅极142、顶盖层144及绝缘间隙壁146所构成。栅极142设置于基底100上。复合介电层140设置于栅极142与基底100之间。此复合介电层140从基底100起依序为底介电层140a、电荷陷入层140b与顶介电层140c。顶盖层144设置于栅极142上。绝缘间隙壁146设置于栅极142与复合介电层140的侧壁。其中，底介电层140a的材料例如是氧化硅；电荷陷入层140b的材料例如是氮化硅；顶介电层140c的材料例如是氧化硅；栅极142的材料例如是掺杂多晶硅。顶盖层144的材料例如是氧化硅。绝缘间隙壁146的材料例如是氮化硅或氧化硅。行选择单元110与串接的记忆单元Q1～Qn中最外侧的存储单元124透过绝缘间隙壁146相间隔。
漏极区112例如是设置于行选择单元110不与串接的记忆单元Q1～Qn相邻一侧的基底100中。源极区114例如是设置于与漏极区112相对应的另一侧的基底100中，亦即串接的记忆单元Q1～Qn最外侧的存储单元124一侧的基底100中。
此外，漏极区112通过导电插塞148连接至次位线118。源极区114则电连接至源极线116。其中，串接的串接的记忆单元Q1～Qn、行选择单元110、漏极区112、源极区114构成存储单元行150。在行方向上的两相邻存储单元行150共享一漏极区112。
次位线118连接同一行的漏极区112。各次位线118在行的方向串接N个存储单元行150，其中N为正整数。
多条主位线120在行方向平行排列，各主位线120可连接在行方向平行排列的M条次位线118，其中M为正整数。举例来说，一条主位线可连接4条、6条、8条、10条、甚至10条以上次位线118。因此，一条主位线120可连接N×M个存储单元行150。
多个次位线选择单元122a～122d，分别设置于次位线118与主位线120之间。次位线选择单元122a例如是由栅极152、栅介电层154、掺杂区156、掺杂区158及间隙壁160。次位线选择单元122a～122d分别连接不同的次位线118与主位线120，以控制不同的次位线118与主位线120之间是否导通。相邻的两个次位线选择单元122a～122d会共享一个掺杂区。
栅极152设置于基底100上。栅介电层154设置于栅极152与基底100之间。此栅介电层154的材料例如是氧化硅。掺杂区156、掺杂区158例如是分别设置于栅极152两侧的基底100中。间隙壁160例如是设置于栅极152的侧壁，间隙壁160的材料例如是氮化硅或氧化硅。次位线选择单元122的掺杂区156透过另一导电插塞(未图标)连接主位线120，而掺杂区158则连接次位线118。通过使次位线选择单元122导通，而可以使主位线120与次位线118电连接在一起。而且，在源极线116不与存储单元列相邻的另一侧例如是设置有虚拟字线162。
在上述非挥发性存储器中，有源区104上的存储单元行150由多个交错排列的存储单元124与存储单元126以及一个行选择单元110所构成。由于在各个存储单元124与各个存储单元126之间并没有间隙，且行选择单元110与存储单元126之间也没有间隙，因此可以提升存储单元阵列的集成度。
在上述非挥发性存储器中，由于设置有主位线120，此主位线120可以与4条以上(两行以上)次位线118连接，因此主位线120可以达两倍以上的宽度，在工艺上，也可以增加工艺裕度。
另外，本发明中串接的存储单元结构的数目，可以视实际需要而串接适当的数目，举例来说，同一存储单元行150可以串接32至64个存储单元结构。
图2所绘示为本发明的上述实施例的电路简图，用以说明其操作模式。图3A为上述实施例的程序化操作的示意图。图3B为上述实施例的读取操作的示意图。图3C为上述实施例的一抹除操作的示意图。图3D为上述实施例的再一抹除操作的示意图。图3E为上述实施例的另一抹除操作示意图。图3F为上述实施例的又一抹除操作示意图。
请参照图2，非挥发性存储器包括多个存储单元行R11～R41、选择线SG11～SG21、字线WL11～WL2n、次位线LBL1～LBL4、主位线MBL、多个次位线选择单元BST1～BST4、源极线SL1、SL2。
多个存储单元行R11～R41设置于基底上，排列成一行/列阵列，各个存储单元行中的多个存储单元彼此无间隙的串联连接在一起，且行选择单元与最外侧的存储单元亦无间隙的连接在一起。举例来说，存储单元M11、M12、M13...M1n与行选择单元ST1构成存储单元行R11；存储单元M21、M22、M13...M2n与行选择单元ST2构成存储单元行R21；存储单元M31、M32、M33...M3n与行选择单元ST3构成一个存储单元行R31；存储单元M41、M42、M43...M4n与行选择单元ST4构成一个存储单元行R41。存储单元行R12与R32亦是由n个存储单元与一个行选择单元串接而成。以下，为简化起见，对于存储单元行R12与R32的详细说明，皆省略之。
选择线SG11、SG12、SG21，在列的方向平行排列，连接同一列的行选择单元的栅极。举例来说，选择线SG11连接行选择单元ST1、ST3的栅极；选择线SG21连接行选择单元ST2、ST4的栅极。
字线WL11～WL2n在列方向平行排列，连接同一列的存储单元的栅极。举例来说，字线WL11连接存储单元M11、M31的栅极；WL12连接存储单元M12、M32的栅极；以此类推，WL1n连接存储单元M1n、M3n的栅极。同样的，字线WL21连接存储单元M21、M41的栅极；WL22连接存储单元M22、M42的栅极；以此类推，WL2n连接存储单元M2n、M4n的栅极。
多条源极线SL1、SL2连接同一列的源极区，源极区设置于各存储单元行的另一侧的基底中，例如是存储单元M11、M21、M31、M41一侧的基底中。在存储单元行中，以相邻的两个存储单元为记忆单元，举例来说，存储单元M11、M12构成一记忆单元；存储单元M13、M14构成一记忆单元；依此类推，存储单元M4(n-1)、M4n构成一记忆单元。
多条次位线LBL1、LBL2、LBL3与LBL4，分别连接同一行的存储单元行的漏极区设置于各个行选择单元ST1～ST4一侧的基底中，且在行的方向上，每两相邻的存储单元行会共享一个漏极区。字线WL11～WL2n与次位线LBL1～LBL4的交点对应多个存储单元行，而且次位线LBL1、LBL2、LBL3与LBL4，分别在行的方向串接多个存储单元行。举例来说，次位线LBL1串接存储单元行R11及R12；次位线LBL2串接存储单元行R21；次位线LBL3串接存储单元行R31及R32；次位线LBL4串接存储单元行R41。
多条主位线MBL在行方向平行排列，各主位线MBL连接多个次位线。举例来说，主位线MBL与次位线LBL1、LBL2、LBL3与LBL4相连接。
多个次位线选择单元BST1～BST4，分别设置于次位线LBL1、LBL2、LBL3与LBL4与主位线MBL之间，用以控制主位线MBL与次位线LBL1、LBL2、LBL3与LBL4之间是否会导通。举例来说，位线选择单元BST1设置于主位线MBL与次位线LBL1之间，用以控制主位线MBL与次位线LBL1之间是否导通。位线选择单元BST2设置于主位线MBL与次位线LBL2之间，用以控制主位线MBL与次位线LBL2之间是否导通。位线选择单元BST3设置于主位线MBL与次位线LBL3之间，用以控制主位线MBL与次位线LBL3之间是否导通。位线选择单元BST4设置于主位线MBL与次位线LBL4之间，用以控制主位线MBL与次位线LBL4之间是否导通。
请同时参照图2及图3A，在进行程序化操作时，以存储单元M12为例做说明，于选定的主位线MBL施加0伏特电压，于非选定的主位线施加3.3伏特的电压；于与选定的存储单元M12所在的该存储单元行R11所耦接的次位线选择单元BST1的栅极施加1.5伏特的电压，以导通主位线MBL与次位线LBL1；于与选定的存储单元M12所耦接的字线WL12相邻、且靠近漏极区D的选定的字线WL13上施加1.5伏特的电压，于其它非选定的字线WL11～WL12、WL14～WLn及选择线SG11上施加9伏特的电压，于源极线SL1施加4.5伏特的电压，以利用源极侧注入效应(Source-Side Injection，SSI)使电子注入存储单元M12的电荷陷入层中，以程序化选定的存储单元M12。在存储单元M12的电荷陷入层中存入的电子位于靠近漏极区D的局部位置。
在上述的程序化方法中，和存储单元行R11共享次位线LBL1的存储单元行R12，由于选择线SG12并未施加电压，因此电流不会进入存储单元行R12中，则存储单元行R12中的存储单元不会被程序化。另一方面，由于次位线选择单元BST2～BST4的栅极未施加电压，因此主位线MBL与次位线LBL2～LBL4并不会导通，则存储单元行R21、R31、R32、R41中的存储单元不会被程序化。
在上述的程序化方法中，于与选定的存储单元M12所在的该存储单元行R11所耦接的次位线选择单元BST1的栅极施加1.5伏特的电压前，可先于次位线选择单元BST1的栅极施加6伏特的电压，然后再降压至1.5伏特。
在上述的程序化方法中，于与选定的存储单元M12所耦接的字线WL12相邻、且靠近漏极区D的选定的字线WL13上施加1.5伏特的电压的步骤也可以采用下列的升压方式，而提高程序化效率。
方法一先于字线WL13上施加小于1.5伏特的电压(例如0.5伏特)或者不施加电压(0伏特)，然后开始逐渐增加电压直到1.5伏特为止。
方法二于字线WL13上逐渐累加一电压值直到该1.5为止，举例来说，依序施加0.3伏特、0.6伏特、0.9伏特、1.2伏特、1.5伏特的电压，然后在各施加电压的步骤之间进行一程序化确认步骤。
在上述的程序化方法中，在对存储单元行中的各个存储单元进行程序化操作时，优选是从存储单元行的源极区端起依序程序化存储单元。举例来说，在对存储单元行R11进行程序化时，可依照存储单元M11、M12、M13...M1n的顺序，程序化存储单元，如此即可避免因电荷陷入层存有部分电子所造成的程序化干扰情形，并提高程序化效能。
在本发明的非挥发性存储器中，由于在主位线MBL与次位线LBL1～LBL4之间，分别设置有次位线选择单元BST1～BST4，此次位线选择单元BST1～BST4可控制从主位线MBL流入次位线LBL1～LBL4的电流量，亦即具有限流的功能，因此可得到优选的程序化效能。
在本发明的操作方法中，对选定的存储单元进行程序化时，邻接选定的存储单元、且靠近漏极区的另一存储单元作为选择单元之用，使电子注入该选定的存储单元。亦即要程序化存储单元M12时，存储单元M13作为选择单元之用，通过降低选择单元(存储单元M13)的电压，使电子注入选定存储单元M12的靠近漏极区D的电荷陷入层中。在本发明的非挥发性存储器中，除了最靠近源极区S的存储单元M11、M21、M31、M41只单纯作为存储单元之外，其它的存储单元M12～M1n、M22～M2n、M32～M3n、M32～M3n在操作时可作为存储单元或选择单元之用。
请同时参照图2及图3B，在进行读取操作时，以存储单元M12为例做说明，于选定的主位线MBL施加0伏特电压，于非选定的位线施加1.5伏特的电压；于与选定的存储单元M12所在的存储单元行R11所耦接的次位线选择单元BST1的栅极施加3.3伏特的电压，以导通主位线MBL与次位线LBL1；于选定的存储单元M12所耦接的字线WL12施加1.5伏特的电压，于其它非选定的字线WL11、WL13～WL1n及选择线SG11上施加6伏特的电压，于源极线SL1施加1.5伏特的电压，以读取选定的存储单元M12。由于此时电荷陷入层中总电荷量为负的存储单元的通道关闭且电流很小，而电荷陷入层中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。
另外，在上述的读取方法中，在对存储单元行中的各个存储单元进行读取操作时，优选是从存储单元行的源极区端起依序读取存储单元。举例来说，在对存储单元行R11进行读取时，可依照存储单元M11、M12、M13...M1n的顺序，读取存储单元。
请同时参照图2及图3C，在进行抹除操作时，于选定的主位线MBL施加4.5伏特的电压，于非选定的位线施加0伏特电压；于存储单元行R11所耦接的次位线选择单元BST1的栅极施加3.3伏特的电压，以导通主位线MBL与次位线LBL1；于选定的存储单元M12所耦接的字线WL12施加-5伏特的电压，于选定的存储单元M12所耦接的字线WL12与漏极区D之间的所有非选定的字线WL13～WL1n、选择线SG11上施加9伏特的电压，于选定的存储单元M12所耦接的字线WL12与源极区S之间的所有非选定的字线WL11上施加0伏特电压，使空穴注入电荷陷入层中，以利用热空穴注入效应抹除选定的存储单元M12。
在上述操作方法中，以利用热空穴注入效应以抹除选定的存储单元为例作说明，当然本发明也可以通过于栅极与基底之间形成一个电压差，使电子由存储单元的电荷陷入层拉至基底中，利用F-N穿遂效应抹除存储单元。
请同时参照图2及图3D，在进行抹除操作时，于所有字线WL1～WLn上施加-1 2伏特的电压，于基底施加0伏特的电压，以利用负栅极电压F-N穿隧效应进行整个存储单元阵列的抹除。
请同时参照图2及图3E，在进行抹除操作时，于所有字线WL1～WLn上施加0伏特的电压，于基底(p井区)施加12伏特的电压，以利用通道F-N穿隧效应进行整个存储单元阵列的抹除。
请同时参照图2及图3F，在进行抹除操作时，于所有字线WL1～WLn上施加-6伏特的电压，于基底(p井区)施加6伏特的电压，以利用F-N穿隧效应进行整个存储单元阵列的抹除。
在上述的利用F-N穿隧效应进行抹除的例子中，直接于基底中施加12伏特的电压，优选是在基底中形成一个隔离的井区，然后直接于此井区施加电压，则可以避免对整片晶片充电而耗电。
在本发明的非挥发性存储器的操作方法中，其利用源极侧注入效应(Source-Side Injection，SSI)以单一存储单元的单一位为单位进行程序化，并利用热空穴注入效应或F-N穿隧效应进行存储单元的抹除。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种非挥发性存储器，包括一基底；一主位线，设置于该基底上一次位线选择单元；一次位线，透过该次位线选择单元连接至该主位线；多条字线，以垂直于该次位线的方向平行排列，其中该些字线与该次位线的交点对应一存储单元行；一行选择单元，设置于该存储单元行的外侧；一第一掺杂区，设置于该行选择单元外侧的基底中，其中该存储单元行透过该第一掺杂区连接至该次位线；以及一第二掺杂区，设置于该存储单元行另一侧的基底中，其中该存储单元行包括多个第一存储单元，该些第一存储单元与该行选择单元彼此以一间隙相隔；以及多个第二存储单元，各自设置于该间隙中，并透过多个绝缘间隙壁与该多个第一存储单元及该行选择单元串接在一起。
2.如权利要求1所述的非挥发性存储器，其中各该些第一存储单元包括一第一栅极，设置于该基底上；以及一第一复合介电层，设置于该第一栅极与该基底之间，该第一复合介电层从该基底依序为一第一底介电层、一第一电荷陷入层与一第一顶介电层。
3.如权利要求2所述的非挥发性存储器，其中该第一电荷陷入层的材料包括氮化硅。
4.如权利要求2所述的非挥发性存储器，其中该第一底介电层、该第一顶介电层的材料包括氧化硅。
5.如权利要求2所述的非挥发性存储器，其中该第一栅极的材料包括掺杂多晶硅。
6.如权利要求1所述的非挥发性存储器，其中各该些第二存储单元包括一第二栅极，设置于该基底上；以及一第二复合介电层，设置于该第二栅极与该基底之间及该第二栅极与该第一存储单元之间，该第二复合介电层从该基底与该第一存储单元一侧的侧壁起依序为一第二底介电层、一第二电荷陷入层与一第二顶介电层。
7.如权利要求6所述的非挥发性存储器，其中该第二电荷陷入层的材料包括氮化硅。
8.如权利要求6所述的非挥发性存储器，其中该第二底介电层、该第二顶介电层的材料包括氧化硅。
9.如权利要求6所述的非挥发性存储器，其中该第二栅极的材料包括掺杂多晶硅。
10.如权利要求1所述的非挥发性存储器，其中该行选择单元包括一第三栅极，设置于该基底上；一第三复合介电层，设置于该第三栅极与该基底之间，该第三复合介电层从该基底起依序为一第三底介电层、一第三电荷陷入层与一第三顶介电层。
11.如权利要求10所述的非挥发性存储器，其中该第三电荷陷入层的材料包括氮化硅。
12.如权利要求10所述的非挥发性存储器，其中该第三底介电层、该第三顶介电层与该栅介电层的材料包括氧化硅。
13.如权利要求10所述的非挥发性存储器，其中该第三栅极的材料包括掺杂多晶硅。
14.如权利要求1所述的非挥发性存储器，其中该次位线选择单元包括一第四栅极，设置于该基底上；一栅介电层，设置于该第四栅极与该基底之间；一第三掺杂区与一第四掺杂区，设置于该第四栅极两侧的该基底中，该第三掺杂区连接该主位线，该第四掺杂区连接该次位线。
15.如权利要求14所述的非挥发性存储器，其中该栅介电层的材料包括氧化硅。
16.如权利要求14所述的非挥发性存储器，其中该第四栅极的材料包括掺杂多晶硅。
17.如权利要求1所述的非挥发性存储器，还包括一第二绝缘间隙壁，设置于该存储单元行与该行选择单元之间。
18.如权利要求1所述的非挥发性存储器，其中该第一绝缘间隙壁是通过在该第一栅极表面沉积一绝缘层后，利用自行对准各向异性蚀刻形成的。
19.一种非挥发性存储器，包括一基底；多个存储单元行，设置于该基底上，排列成一行/列阵列，各个存储单元行包括彼此以一第一绝缘间隙壁相隔离并串联连接在一起的多个存储单元；多个行选择单元，分别透过一第二绝缘间隙壁而设置于各该些存储单元行的外侧；多个源极区，分别设置于该些存储单元行一侧的该基底中；多个漏极区，分别设置于该些行选择单元外侧的该基底中，其中每两相邻的该些存储单元行共享一漏极区；多条选择线，连接同一列的该些行选择单元的栅极；多条字线在列方向平行排列，连接同一列的该些存储单元的栅极；多条源极线，连接同一列的该些源极区；多条次位线，连接同一行的该些漏极区，各该些次位线在行的方向串接N个存储单元行，其中N为正整数；多条主位线在行方向平行排列，各该些主位线连接M个该些次位线，其中M为正整数，各该些主位线可串接N×M存储单元行；以及多个次位线选择单元，分别设置于该些次位线与该些主位线之间。
20.如权利要求19所述的非挥发性存储器，其中在同一该些存储单元行中的该些存储单元，从该源极区端起每两个该些存储单元为一记忆单元，且靠近该源极区的该些存储单元为一第一存储单元，靠近该漏极区的该些存储单元为一第二存储单元；该第一存储单元，包括一第一栅极，设置于该基底上；一第一复合介电层，设置于该第一栅极与该基底之间，该复合介电层从该基底依序为一第一底介电层、一第一电荷陷入层与一第一顶介电层；该第二存储单元，设置该第一存储单元一侧的侧壁与该基底上，包括一第二栅极，设置于该基底上；一第二复合介电层，设置于该第二栅极与该基底之间及该第二栅极与该第一存储单元之间，该第二复合介电层从该基底与该第一存储单元一侧的侧壁起依序为一第二底介电层、一第二电荷陷入层与一第二顶介电层；其中，该第一绝缘间隙壁设置于该第一存储单元的侧壁。
21.如权利要求20所述的非挥发性存储器，其中该第一电荷陷入层与该第二电荷陷入层的材料包括氮化硅。
22.如权利要求20所述的非挥发性存储器，其中该第一底介电层、该第一顶介电层、该第二底介电层与该第二顶介电层的材料包括氧化硅。
23.如权利要求19所述的非挥发性存储器，其中各该些选择单元包括一第三栅极，设置于该基底上；一第三复合介电层，设置于该第三栅极与该基底之间，该第三复合介电层从该基底起依序为一第三底介电层、一第三电荷陷入层与一第三顶介电层；以及一第三绝缘间隙壁，设置于该第三栅极与该第三复合介电层的侧壁上。
24.如权利要求23所述的非挥发性存储器，其中该第三电荷陷入层的材料包括氮化硅。
25.如权利要求23所述的非挥发性存储器，其中该第三底介电层与该第三顶介电层的材料包括氧化硅。
26.一种非挥发性存储器的操作方法，适用于一存储单元阵列，该存储单元阵列包括多个存储单元行设置于该基底上，排列成一行/列阵列，各该些存储单元行包括彼此无间隙的串联连接在一起的多个存储单元；多个行选择单元分别设置于该些存储单元行外侧；多个源极区分别设置于该些存储单元行一侧的该基底中；多个漏极区分别设置于该行选择单元外侧的该基底中，其中每两相邻的该些存储单元行共享一个漏极区；多条选择线连接同一列的该些行选择单元的栅极；多条字线在列方向平行排列，分别连接同一列的该些存储单元的栅极；多条源极线连接同一列的该些源极区；多条次位线连接同一行的该些漏极区，各该些次位线在行的方向串接N个存储单元行，其中N为正整数；多条主位线在行方向平行排列，各该些主位线连接M个该些次位线，其中M为正整数，各该些主位线可串接N×M个该些存储单元行；多个次位线选择单元，分别设置于该些次位线与该些主位线之间；该方法包括进行程序化操作时，包括于选定的该主位线施加0伏特电压，于非选定的该主位线施加一第一电压；于与选定的该存储单元所在的该存储单元行所耦接的该次位线选择单元的栅极施加一第二电压；于与选定的该存储单元所耦接的该字线相邻、且靠近该漏极区的选定的该字线施加一第三电压，于其它非选定的该些字线及该选择线施加一第四电压，于该源极线施加一第五电压，以利用源极侧注入效应程序化选定的该存储单元。
27.如权利要求26所述的非挥发性存储器的操作方法，其中该第一电压为3.3伏特左右，该第二电压为1.5伏特左右，该第三电压为1.5伏特左右，该第四电压为9伏特左右，该第五电压为4.5伏特。
28.如权利要求26所述的非挥发性存储器的操作方法，其中于与选定的该存储单元所在的该存储单元行所耦接的该次位线选择单元的栅极施加该第二电压的步骤前，还包括于与选定的该存储单元所在的该存储单元行所耦接的该次位线选择单元栅极施加一第六电压。
29.如申请专利范围第28项所述之权利要求28所述的非挥发性内存存储器之的操作方法，其中该第六电压为6伏特。
30.如权利要求26所述的非挥发性存储器的操作方法，其中于与选定的该存储单元所耦接的该字线相邻、且靠近该漏极区的选定的该字线施加该第三电压的步骤，包括从0伏特开始逐渐增加电压直到1.5伏特为止。
31.如权利要求26所述的非挥发性存储器的操作方法，其中于与选定的该存储单元所耦接的该字线相邻、且靠近该漏极区的选定的该字线施加该第三电压的步骤，包括先于选定的该字线施加低于该第三电压的一第七电压开始逐渐累加一电压值直到该第三电压为止。
32.如权利要求31所述的非挥发性存储器的操作方法，其中该第七电压包括0.1伏特。
33.如权利要求31所述的非挥发性存储器的操作方法，其中在该第七电压每累加该电压值后，即进行一程序化确认步骤。
34.如权利要求26所述的非挥发性存储器的操作方法，其中在对该存储单元行进行程序化操作时，从该存储单元行的该源极区端起依序程序化该些存储单元。
35.如权利要求26所述的非挥发性存储器的操作方法，还包括进行读取操作时，包括于选定的该主位线施加0伏特电压，于非选定的该主位线施加一第八电压；于与选定的该存储单元所在的该存储单元行所耦接的该次位线选择单元的栅极施加一第九电压；于选定的该存储单元所耦接的该字线施加一第十电压，于其它非选定的该些字线及选定的该选择线施加一第十一电压，于该源极线施加一第十二电压，以读取选定的该存储单元。
36.如权利要求35所述的非挥发性存储器的操作方法，其中该第八电压为1.5伏特左右，该第九电压为3.3伏特左右，该第十电压为1.5伏特左右，该第十一电压为6伏特左右，该第十二电压为1.5伏特左右。
37.如权利要求35所述的非挥发性存储器的操作方法，其中在对该存储单元行进行读取操作时，从该存储单元行的该源极区端起依序读取该些存储单元。
38.如权利要求26所述的非挥发性存储器的操作方法，还包括在进行抹除操作时，包括于选定的该主位线施加一第十三电压，于非选定的该主位线施加0伏特电压；于与选定的该存储单元所在的该存储单元行所耦接的该次位线选择单元的栅极施加一第十四电压；于选定的该存储单元所耦接的该字线施加一第十五电压，于选定的该存储单元所耦接的该字线与该漏极区之间的所有非选定的该些字线、选定的选择线施加一第十六电压；于选定的该存储单元所耦接的该字线与该源极区之间的所有非选定的该些字线施加0伏特电压，以利用热空穴注入效应以抹除选定的该存储单元。
39.如权利要求38所述的非挥发性存储器的操作方法，其中该第十三电压为4.5伏特左右，该第十四电压为3.3伏特左右，该第十五电压为-5伏特左右，该第十六电压为9伏特左右。
40.如权利要求26所述的非挥发性存储器的操作方法，还包括在进行抹除操作时，于该些字线施加一第十六电压，于该基底施加一第十七电压，以利用FN穿隧效应进行整个存储单元阵列的抹除。
41.如权利要求40所述的非挥发性存储器的操作方法，其中该第十六电压为-12伏特左右，且该第十七电压为0伏特。
42.如权利要求40所述的非挥发性存储器的操作方法，其中该第十六电压为0伏特左右，且该第十七电压为12伏特。
43.如权利要求40所述的非挥发性存储器的操作方法，其中该第十六电压为-6伏特左右，且该第十七电压为6伏特。
全文摘要
一种非挥发性存储器，具有排列成阵列的多个存储单元行。各个存储单元行由具有电荷陷入层的多个存储单元与行选择单元所构成，各存储单元之间无间隙且存储单元与行选择单元亦无间隙。源极区设置于串接的存储单元的一侧的基底中。漏极区设置于行选择单元一侧的基底中。多条选择线连接同一列的行选择单元的栅极。多条字线连接同一列的存储单元的栅极。多条源极线连接同一列的源极区。多条次位线连接同一行的漏极区。多条主位线分别连接多条次位线。多个次位线选择单元分别设置于次位线与主位线之间。
文档编号G11C16/02GK1855502SQ20051006557
公开日2006年11月1日 申请日期2005年4月18日 优先权日2005年4月18日
发明者杨青松, 翁伟哲, 卓志臣 申请人:力晶半导体股份有限公司