专利名称：低热阻器件的形成方法和结构的制作方法
技术领域：
本发明通常涉及电子设备，尤其是涉及半导体器件的形成方法和结构。
背景技术：
在过去，半导体工业利用各种方法和结构来形成半导体器件。形成功率器件通常考虑可以通过半导体器件散逸的最大功率。一般，将功率器件形成为半导体基板的单一固定区域。图1示意性地示出了在半导体基板201上具有功率器件202的半导体器件200的一般概念。图1的顶部示出了器件200的平面图，而图1的底部示出了沿着截面线1-1的截面图。虚线示出了经由基板201从功率器件202辐射的热量。如可以看到的，大部分的热量集中在了基板201的部分204中。将部分204称为热量的自交互作用区域。这种热量的自交互作用区域一般会造成半导体器件200具有高的热阻和减小的最大功率以便器件200可以散逸。在一些情况下，高热阻的半导体器件需要额外的冷却以保持半导体芯片的温度在最大容许限度以下，由此增加了使用半导体器件的成本。由于高的热阻，半导体芯片的温度经常增加到减小半导体器件的可靠性和寿命的温度。
因此，希望具有一种有效地分布半导体器件内的热量的方法，以便不减小半导体器件的封装密度，并降低半导体器件的热阻。
图1示意性地示出了现有技术的高热阻的半导体器件；图2示意性地示出了根据本发明的半导体器件实施例的单元的一部分；图3示意性地示出了根据本发明的基于单元的半导体器件的单元的实施例的一部分的平面图；和图4示意性地示出了根据本发明另一半导体器件的实施例的一部分的平面图。
为了说明简单和清楚，图中的元件不必按规定比例，且不同图中的相同附图标记表示相同的元件。另外，为了说明简单省略了公知的步骤和元件的说明。如在此使用的载流电极指的是经由器件如MOS晶体管的源极或漏极、或者双极晶体管的反射极或集电极、或者二极管的阴极或阳极来运载电流的器件的元件，且控制电极指的是经由器件如MOS晶体管的栅极或者双极晶体管的基极控制电流的器件的元件。虽然在此将器件解释为具体的N沟道或P沟道器件，但本领域普通技术人员将意识到，根据本发明也可以是互补器件。为了各图清楚起见，将器件结构的掺杂区解释为通常具有直线边缘和精确的有角拐角。然而，本领域技术人员可理解，由于掺杂剂的扩散和活化，掺杂区的边缘通常不是直线的，且拐角不是精确的角度。
具体实施例方式
图2示意性地示出了形成于半导体基板11上的半导体器件10的实施例的一部分。图2的顶部示出了器件10的平面图，而图2的底部示出了沿着截面线2-2的截面图。器件10包括高功率散逸的半导体器件15，形成半导体器件15以具有提供用于器件10的热分布提高的形状或布局，使器件10的热阻值减到最小，并使半导体基板11的面积的利用率达到最大。已发现，具有周边比在约1.8和2.4之间的形状的种类或四边多角形的布局提供了提高的热分布。例如，多角形可以是矩形、平行四边形、梯形或菱形中的任意一种或者具有周边比的任一其它的四边多角形。如在此使用的，形状的周边比是形状的周边长度和具有面积等于该形状面积的等效圆的圆周长度之间的比。表示周边比的另一方式是具有周边长度比具有与该形状面积相同面积的等效圆的圆周长度大至少N倍的形状。对于具有周边比是约1.8至2.4的四边多角形的种类，N是约1.8至2.4。器件15是这种形状的实例。
器件15可以是垂直功率金属氧化物半导体(MOS)晶体管、或横向的MOS功率晶体管、或高电流的二极管或双极晶体管。例如，器件15可以是横向的或垂直的LDMOS功率晶体管。器件10还可包括为了各图简化而未示出的其它有源或无源半导体元件。如下文将看到的，布置器件15的高功率散逸部分，以形成器件15的形状。器件15具有长边16和18、和短边17和19，将它们布置成形成器件15的形状的周边。对于器件15是非基于单元的双极晶体管或非基于单元的横向MOS功率晶体管的情况，边16-19一般通过器件15载流电极的掺杂区的外边(如在形成漏区的基板11内掺杂区的外边缘)形成。一般，这种掺杂区延伸到基板11的表面，且具有在表面上的形状。还可形成边16-19作为形成器件15的高功率散逸区的基板11的掺杂区的外边缘。对于横向MOS功率晶体管的实例，在工作期间，高功率散逸一般出现在漏极和源极之间的沟道区中。由于将沟道限定为源极和漏极之间的区域，所以形成源极并面向漏极的掺杂区的边缘是该形状的一边，如边16。而且，面向源极的漏极的掺杂区的边缘可以是该形状的另一边，如边18。由此，形成漏极或源极的掺杂区的一边变为器件15的一边。器件10的截面图示出了该结构将器件10形成到高功率散逸的区域中。没有位于器件15下面的基板11的部分是基板11的较低功率散选区域。虚线示出了从器件15的掺杂区辐射的高的热散逸区。由此，在周边比是约1.8至2.4的四边多角形的形状中形成器件15使热量跨越更大面积的基板11分散出去，减小了自交互作用区域的大小，并减小了必须在器件15下面的基板11的任一点处散逸的热量，由此降低了器件10的热阻。
在一个实例实施例中，器件15具有约一个单位的边16和18、以及约8.1个单位的边17和19。所得到的周边约为18.2个单位，且该面积约为8.1个单位。相同面积的圆当量具有约10.09个单位的圆周。由此示范性的器件15的周边比约为1.804(用10.09除18.2)。形成具有周边比为1.8至2.4之间的器件15提供了减小热阻的不希望的结果。当该形状很接近于四方形或圆形时，通常认为现有技术的器件更有效。现有的器件不具有在1.8至2.4范围内的周边比。由此该范围的周边比提供了不希望的热阻减小。
图3示意性地示出了用于形成基于单元的横向MOS功率晶体管的晶体管单元26的实施例的一部分。晶体管单元如单元26一般包括形成于半导体基板上并用作晶体管单元26漏区的第一掺杂区30和第二掺杂区29。另外，第三掺杂区27和第四掺杂区28形成在半导体基板上，并用作单元26的源极。由于区域27、28、29和30一般被导体36和37覆盖，所以它们由虚线示出。栅极33一般形成在基板的表面上和区域27与29之间以及区域28和30之间。使栅极导体34与栅极33电接触，并促使单元26与可形成在基于单元晶体管中的其它相邻晶体管单元电连接。同样，漏极导体37促使区域29和30一起与相邻晶体管单元中的相似漏极电连接。源极导体36，由虚线示出，一般延伸过单元26并使区域27和28电接触，并且促使将区域27和28电连接到相邻晶体管单元中的其它相似的源极。
单元26具有如线42、43、44和45所示的四边。线42是沿着形成源极的掺杂区27和28以及形成漏极的掺杂区29和30的边缘延伸的线。线42表示在其上形成了单元26的半导体基板内的掺杂区的一边。同样，线44沿着区域27和28的相对边和以与线42相似的方式相对的区域29和30延伸。线42和44恰好很少接触掺杂区的最外面或远侧边缘。线43沿着区域30的外部边缘延伸，并形成单元26的另一边。同样，线45沿着区域29的外部边缘延伸。线42-45延伸过单元26的边界，以辅助识别线42-45。对于垂直单元，线43和45一般沿着栅极33的外部边缘延伸且恰好很少接触栅极33的外部边缘。至少，线43和45沿着在单元26工作期间散逸最大功率的单元26的部分，如沿着覆盖最大电流出现的漏极部分的沟道延伸。
晶体管单元和相应的基于单元晶体管对于本领域技术人员来说是公知的。在2003年5月20日公开的Strachan等人的美国专利6,566,710、在2003年4月1日公开的Pfirsch的美国专利号6,541,818、在2001年3月20日Williams等人的美国专利号6,204,533和在1991年7月23日公开的Richard Blanchard的美国专利号5,034,785中公开了晶体管单元的实例和相应的基于单元晶体管，在此将它们并入这里作为参考。
对于MOS晶体管，在沟道区中主要是高功率散逸。沟道区一般是源极和漏极之间的区域。一般，面向漏极的源极边缘是沟道的一个边缘，且面向源极的漏极的边缘是沟道的另一边缘。沟道宽度至少是面向沟道的源极或漏极的边缘最窄的宽度。因此，可以使用源极或漏极的外边缘和内边缘来形成单元的边，例如，使用单元的形状的边。在大多数情况下，发现该形状的边的这种方法比使用使单元共同互连的金属导体更可靠。然而，在一些单元实施例中可使用金属。对于一些闭合的横向单元，可将单元的一个边缘看作成穿过与两个相邻单元共同的源区的线。在2003年5月20日公开的Strachan等人的美国专利6,566,710中公开了这种单元实施例的典型实例。在其它的实施例中，可使用单元来形成在形成垂直的基于单元MOS功率晶体管中所使用的垂直晶体管。对于这种垂直的晶体管单元，区域29和30的漏极一般位于各自区域27和28的源极部分下面，并且还位于栅极33的部分下面。因此，可以使用栅极的外边缘来形成单元的边，例如，使用单元的形状的边。对于一些闭合的垂直单元，可定位单元，以便单元的外边缘是代替直线的点。在2003年4月1日Pfirsch的美国专利号6,541,818中公开了这种单元实施例的典型实例。对于这种单元，可绘制接触每个最外单元的远侧点的线，以形成使用该单元的形状的外边缘，且可绘制相似的线以连接最内单元的远侧边缘，以形成使用该单元的形状的内边界，如下文将进一步看到的。
如本领域技术人员将理解的，在本领域中使用了许多的不同单元，且在未来希望是许多变形，而且对设计进行了变型以提供提高的工作参数，如开态电阻、电容等。由此在此描述的实例，包括单元26的实例，说明了可以精确地基于如何实现单元例如使用该单元的器件的形状来改变可限定单元边界的说明。
图4示意性地示出了形成在半导体基板51上的半导体器件50实施例的一部分的平面图。器件50包括由如图3的说明中解释的晶体管单元26形成的高功率散逸的基于单元的半导体器件52。器件50和52是图2的说明中解释的器件10和15的可选实施例。器件52的形状提供了提高的热分布的器件50，使器件50的热阻值减到最小，并使半导体基板51的面积的利用率达到最大。器件52可以是包括垂直MOS功率晶体管、或横向的MOS功率晶体管、或高电流二极管或双极晶体管的各种基于单元的半导体器件。例如，器件52可以是横向的或垂直的LDMOS功率晶体管。器件50还可包括为了各图的简化未在图4中示出的其它有源或无源半导体元件。
对于图4中所述的实例实施例，器件52是横向的LDMOS晶体管。这种器件52的实施例包括多个单元，如单元26，它们以与图2的说明中解释的器件15的相似形状布置在基板51上。器件52具有包括第一边53、第二边54、第三边55和第四边56的周边。沿着接近于边56的器件52的周边，通过单元的载流电极的掺杂区的外边缘形成边53。这些掺杂区一般形成每个单元26的高功率散逸区。对于使用图3的说明中解释的单元26的横向MOS功率晶体管的实例，在工作期间在图3的说明中如上文所述的沟道区中出现了高功率散逸。由此，对于该实例，形成最外的右手单元的漏极或源极的掺杂区的远侧边缘变成外边缘或边53。相应地，形成左手最外单元的漏极或源极的掺杂区的远侧边缘变成边缘或边55。
通过将多个单元耦接在一起形成器件52，以功能上基本一致地形成器件52的功能性。根据单元如何定位于器件52之内，可以通过单元26的线42、43、44或45中任何一条形成器件52的边53。同样，根据用于形成器件52的单元的位置，还通过线42-45中之一形成器件52的周边的边54、55和56。布置器件52的边53-56，以形成器件52的形状的周边。形成四边图的形状的器件52使由器件52产生的热量传播过基板51，减小了自交互作用区域的大小，并减小了位于器件52下面的基板51的任一点处必须散逸的热量，由此降低了器件50的热阻。
鉴于所有的上述情况，显然公开了新颖的器件和方法。除了别的部件以外，包括形成具有提供提高的热分布和减小的热阻的形状或布局的器件。具有周边比为1.8至2.4的矩形的布局提供了提高的热阻。
虽然用具体的优选实施例描述了本发明，但明显的是，对于半导体领域技术人员来说许多可选方案和变型是显而易见的。
权利要求
1.一种半导体器件的形成方法，包括以具有在半导体基板的表面上具有第一长度的第一周边并具有第一面积的器件形状，形成半导体器件的掺杂区；以及布置所述掺杂区，以形成四边多角形的器件形状，其中第一长度是围绕具有第一面积的圆的圆周的第一距离的约1.8至2.4倍。
2.如权利要求1的方法，其中以具有在半导体基板表面上的第一长度的第一周边并具有第一面积的器件形状形成半导体器件的掺杂区的步骤，包括将多个单元耦接在一起，其中与多个单元的载流电极的掺杂区的远侧边缘相交的线形成第一周边的至少一边。
3.如权利要求1的方法，其中布置所述掺杂区以形成器件形状的步骤包括，布置所述掺杂区以形成如矩形、平行四边形、梯形或菱形之一的器件形状。
4.如权利要求1的方法，其中形成半导体器件的掺杂区的步骤包括，形成横向功率晶体管或垂直功率晶体管中之一的掺杂区。
5.如权利要求1的方法，其中布置所述掺杂区的步骤包括布置源区或漏区，其中源区或漏区的一边形成所述第一周边的一边。
6.一种提高半导体器件的热散逸的方法，包括布置半导体器件的掺杂区，以形成具有第一长度的第一周边和第一面积的器件形状，其中器件形状是四边的多角形，其中第一长度是围绕具有第一面积的圆的圆周的第一距离的约1.8至2.4倍。
7.如权利要求6的方法，其中布置所述掺杂区的步骤包括布置半导体器件的掺杂区，将器件形状形成为矩形、平行四边形、梯形或菱形之一。
8.一种半导体器件，其器件形状具有第一长度的第一周边和第一面积，其中该器件形状是四边的多角形，其中第一长度是围绕具有第一面积的圆的圆周的第一距离的约1.8至2.4倍。
9.如权利要求8的半导体器件，其中器件形状包括可操作耦接的多个单元，以基本一致地工作，从而形成半导体器件的功能性。
10.如权利要求9的半导体器件，其中多个单元的掺杂区的外边形成器件形状。
全文摘要
形成一种半导体器件，以具有减小半导体器件的热阻的形状。
文档编号H01L23/367GK1773669SQ20051011356
公开日2006年5月17日 申请日期2005年10月13日 优先权日2004年10月14日
发明者纳拉扬·拉贾, 罗杰·P·斯托特 申请人:半导体元件工业有限责任公司