专利名称：降低导孔应力的结构及其制造方法
技术领域：
本发明涉及一种电子组件的应力阻障结构，特别是涉及一种降低导孔应力的结构及其制造方法。
背景技术：
近年来，由于电子产品的速度与容量等要求皆大幅提升，芯片的输入/输出(input/output；I/O)引脚的数量与芯片的功率也随之提高。
以内存为例，早期的内存为16M或64M，现在已发展到512M的二代同步双倍数据传输动态随机存取内存(Double Data Rate II Synchronous DynamicRandom Access Memory；DDRII SDRAM)，其中制作的困难度与产品的可靠度问题也逐渐浮现，因此，为达到单颗高容量或多颗的堆栈组件，借助不同的封装结构方式达到小体积但高容量高速度的需求。因此，芯片端的信号接点(I/O)由较少的外围输入/输出(peripheral I/O)引脚进入到区域数组输入/输出(area array I/O)引脚。因此，在重布线时，需在芯片垫片上方在厚度方向镀出所需的导线线路(即通过导孔连接不同层上的线路)，再进行重布线，厚度方向的导线(即导孔)可为镀满或盲孔式设计。然而，在制作过程中，因制作需求而施加的温度、或在封装(package)完成后，为进行可靠度测试所进行的温度循环试验，甚至是装置、组件运行时，所产生的热效应，都会造成侧向应力的产生，因此不论是采用何种设计，厚度方向的导线必定需要承受这些状况下因温度变化所产生的侧向热应力。在此，热应力的产生主要原因包括有结构设计与材料选择等，而其中又以材料本身的材料参数，例如杨氏系数(Young’s Modulus；E)和热膨胀系数(coefficient of thermal expansion；CTE)，对热应力产生的影响最为显著。由于在各种不同的电子装置或组件中，一般都会具有多种材料，因此会因不同材料的温度分布状况与热膨胀系数的差异，而造成在不同材料的接口区域产生不匹配的热应力，进而使电信接点破坏，例如厚度方向的导线断裂等，从而产生产品的可靠度问题。但是，受限于材料的物理特性无法改变，再有所能选用的与制作流程兼容的材料也有限，因此，如何借助较佳的结构设计延长电子装置或组件的使用时间，成为电子装置或组件的重要研究课题之一。
传统上，在电子装置或组件中，会采用低杨氏系数的绝缘材料作为介电层，充当应力缓冲装置，但是此种绝缘材料一般都为高分子材料，因此其材料特性虽具有低杨氏系数，但相对存在相当大的热膨胀系数。在可靠度的温度循环考虑下，厚度方向的导线容易因为绝缘材料热膨胀量大而承受大应力与大变形。目前，一般公知的解决方式为借助采用将厚度方向的导线的壁厚增大，或者将金属材质镀满盲孔，来解决可靠度不高的问题。但是以低杨氏系数的绝缘材料来充当应力缓冲装置时，应力缓冲的效果会随着绝缘材料越厚而越好，但是如此一来将会使厚度方向的导线的深宽比过大，因此即便是采用将壁厚增大或以金属材质镀满盲孔的结构设计，仍然无法有效解决先天材质所存在的问题。
如美国专利第6586822号和美国专利第6586836号所示，其公开了一种将芯片埋入有机基板内的结构，其中皆存在软性承载基板(flex componentinterposer)以充当其吸收应力层，借此来克服所面临的应力与应变问题。
发明内容
本发明的目的在于提供一种降低导孔应力的结构及其制造方法，借此来解决公知技术中的无法有效解决先天材质所产生的应力与应变的问题。
为了实现上述目的，本发明提供了一种降低导孔应力的结构，包括有绝缘层、应力阻障块、第一导体、第二导体及导孔；其中，应力阻障块位于绝缘层中，且呈现格状结构，第一导体和第二导体分别位于绝缘层的两面，而导孔则通过应力阻障块的内侧，并贯穿绝缘层来连接该第一导体和该第二导体。如此一来，就可借助应力阻障块来阻隔或吸收绝缘层在温度负载下所产生的剪切应力，借此来保护导孔，进而提高导孔及电子组件的可靠度。
其中，格状结构具有一个或多个框架，且每一框架内通有一个或多个导孔。框架的形状可为矩形、类矩形、圆形、类圆形、三角或多边形等形状。
再有，应力阻障块的热膨胀系数小于绝缘层热膨胀系数。而此应力阻障块的材料参数，例如杨氏系数(E)和热膨胀系数(CTE)，近似于第二导体的材料参数，但此应力阻障块的材料可为金属或非金属。并且，此导孔可为导线状、贯穿状或盲孔状。
为了实现上述目的，本发明还提供了一种降低导孔应力的制造方法，包括有下列步骤首先，提供第一导体；接着，在对应于第一导体的位置形成一应力阻障块，其中此应力阻障块呈现一格状结构；然后形成一绝缘层，覆盖于基板、第一导体和应力阻障块上；并且，在第一导体上方开孔，使绝缘层形成有通过应力阻障块内侧的贯孔；最后，在绝缘层上形成第二导体，并且在贯孔中形成导孔，通过导孔连接第一导体和第二导体。
在此，第一导体可位于一基板上，或是位于绝缘层上。
其中，此格状结构具有一个或多个框架，且每一框架内通过有一个或多个导孔。框架的形状可为矩形、类矩形、圆形、类圆形、三角或多边形等形状。
再有，应力阻障块的热膨胀系数小于绝缘层的热膨胀系数。而此应力阻障块的材料参数，例如杨氏系数(E)和热膨胀系数(CTE)，近似于第二导体的材料参数，但此应力阻障块的材料可为金属或非金属。其中此导孔可为导线状、贯穿状或盲孔状。
在此，可通过光掩膜电淀积、压合、胶合、接合或粘合等方式形成应力阻障块。再有，可利用机械钻孔、化学刻蚀及激光钻孔等方法在绝缘层中形成贯孔。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1A至图1G为本发明一实施例的降低导孔应力的结构的制造方法的流程图；图2为本发明降低导孔应力的结构的一实施例的示意图；图3A为本发明降低导孔应力的结构的另一实施例的示意图；图3B为本发明降低导孔应力的结构的又一实施例的示意图；图3C为本发明降低导孔应力的结构的又一实施例的示意图；图4为在本发明降低导孔应力的结构的制造方法中应力阻障块形成方式的一实施例的示意图；图5为应用本发明的电子组件的实例的示意图；以及图6为本发明降低导孔应力的结构的又一实施例的示意图。
其中，附图标记110...............基板120...............导体122...............第一导体124...............第二导体130...............光掩膜140...............应力阻障块150...............绝缘层160...............贯孔162...............导孔210...............有机基板222...............电子设施224...............传导走线270...............焊点具体实施方式
在此，主要是在厚度方向的导线结构(即导孔)旁，用框架的方式将厚度方向的导线框起，借此来隔绝与大块的高热膨胀系数的材料直接接触，因此可将电子装置或组件因材料的热膨胀系数不同而产生的热膨胀与热应力“阻隔”在厚度方向的导线的一既定范围之外，或吸收掉。如此一来，在温度负载下因热膨胀系数所产生的剪切应力则无法直接作用于厚度方向的导线上，进而有助于提高电子装置或组件无论在制作过程还是在消费者手中的长时可靠度。因此，本发明可广泛地应用于各种组件结构，例如晶片尺寸封装(Chip SizePackage；CSP)、球栅数组(Ball Grid Array；BGA)封装、晶片级芯片尺寸封装(Wafer Level Chip Scale Package；WLCSP)及埋入式芯片封装(Chip inSubstrate Package；CiSP)等任何需芯片重布线(redistribution)的结构。
参考图1A至图1G，为本发明一实施例的降低导孔应力的结构的制造方法；首先，提供一基板110，如图1A所示；并且，在基板110上形成第一导体122，如图1B所示；接着，用相对于所需的格状结构的光掩膜130作为屏蔽，进行电淀积(如图1C所示)，借此来形成所需的格状结构的应力阻障块140(如图1D所示)；然后形成一绝缘层150，覆盖在基板110、第一导体122和应力阻障块140上，如图1E所示；并且，在第一导体122上方开孔，使绝缘层150形成有通过应力阻障块140内侧的贯孔160，如图1F所示，其中可利用如机械钻孔、化学刻蚀或激光钻孔等开孔方式来形成贯孔160；最后，在贯孔160之内镀满金属，或是仅内侧壁镀上一层金属，借此来形成导线状、贯穿状或盲孔状的导孔162，以及在绝缘层150上形成第二导体124，并借助导孔162连接第一导体122和第二导体124，如图1G所示。
其中，此应力阻障块140会对应于第一导体122的位置而设置，以便于后续导孔162的形成，换句话说，此应力阻障块140可依据后续连接第一导体122的导孔162要设置的位置而形成在第一导体122上或基板110上，如图2所示。
在此，由于应力阻障块140需要能阻隔或吸收绝缘层150在温度负载下所产生的剪切应力，因此应力阻障块140的热膨胀系数小于绝缘层150的热膨胀系数。再有，应力阻障块140的材料参数，例如杨氏系数(E)和热膨胀系数(CTE)，近似于第二导体124的材料参数，但此应力阻障块140之材料可为金属或非金属。
其中，基板110可为有机基板、半导体基板或晶片等。而第一导体122和第二导体124可为传导走线或微电子晶粒，并且其材料均为金属，如铜、金等。
在此，在每一个应力阻障块140所形成的格状框架内可形成有一个或多个导孔162，如图3A和图3B所示，换句话说，可有一个或多个导孔162穿过应力阻障块140内侧。并且，每一个应力阻障块140所具备的格状结构可由单一的框架或是多个框架所组成，如图3B所示。此外，图中虽然仅显示了矩形的框架(如图3A和图3B所示)和类矩形(如图3C所示)，但是在实际应用上框架的形状还可为圆形、类圆形、三角或多边形等形状(图中未示)，并且当格状结构为具有多个框架的结构型态时，在同一格状结构中可为具有一种或多种形状的框架组合(图中未示)。
此外，也可依据所需的形状先形成具备所需的格状结构的应力阻障块140；在基板110上形成第一导体122(如图1B所示)之后，再通过如压合、胶合、接合或粘合等的方式，将已成形的应力阻障块140对应于第一导体122的位置贴合于基板110上，如图4所示，然后在继续进行绝缘层150、导孔162及第二导体124的成型，如图1E、图1F及图1G所示。
举例来说，将本发明的一实施例应用在电子组件中，参考图5，在一有机基板210上设置有电子设施222，例如微电子晶粒，在其上覆盖绝缘材料作为绝缘层150，其中具有贯穿此绝缘层150的导孔162将绝缘层150上的传导走线224的一端与绝缘层150下的电子设施222电性连结，并且有一应力阻障块140围绕在导孔162周围，来阻隔或吸收绝缘层150在温度负载下所产生的剪切应力，进而提高导孔及电子组件的可靠度。最后，在传导走线224的另一端形成焊点270，以便将此电子组件连接至电路板上。并且，当用铜作为此结构的应力阻障块和导孔的材质时，将此结构(即具有应力阻障块的结构)及不具有应力阻障块的结构进行应力仿真测试，可得知具有应力阻障块的结构在导孔处所产生的最大剪应力为186 MPa，而不具有应力阻障块的结构在导孔处所产生的最大剪应力为356 MPa，由此可知产生的最大剪应力减少了47.6％。此外，最大应力值(Von Mises stress)也减少了23％，而剥离应力(Peelingstress)也减少了26％。
在此，此降低导孔应力的结构可为单层或多层结构，也就是，在基板110上依序设有多层的绝缘层150，且在每一层之间有一个或多个导体120，并且通过贯穿绝缘层150的导孔162电性连接两不同层的导体120，其中，在导孔162附近的绝缘层150中具有应力阻障块140，且每一应力阻障块140可围绕一个或多个导孔162，如图6所示。再有，在图6中，虽然仅显示了每一导孔可连接位于相邻层的两导体，但事实上，导孔也可用来连接位于不相邻的两层的两导体。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种降低导孔应力的结构，其特征在于，包括有一绝缘层；至少一应力阻障块，位于该绝缘层中，并呈一格状结构；至少一第一导体，位于该绝缘层的一面；至少一第二导体，位于该绝缘层的另一面；以及至少一导孔，通过该应力阻障块的内侧，并贯穿该绝缘层，用来连接该第一导体和该第二导体。
2.根据权利要求1所述的降低导孔应力的结构，其特征在于，该格状结构包括有至少一框架，并且每一该框架内通过有至少一该导孔。
3.根据权利要求2所述的降低导孔应力的结构，其特征在于，每一该框架的形状选自矩形、类矩形、圆形、类圆形、三角和多边形的群组。
4.根据权利要求1所述的降低导孔应力的结构，其特征在于，该应力阻障块的热膨胀系数小于该绝缘层的热膨胀系数。
5.根据权利要求4所述的降低导孔应力的结构，其特征在于，该应力阻障块的材料参数近似于该第二导体的材料参数。
6.根据权利要求1所述的降低导孔应力的结构，其特征在于，该导孔的类型选自导线状、贯穿状和盲孔状的群组。
7.根据权利要求1所述的降低导孔应力的结构，其特征在于，该第一导体选自传导走线、微电子晶粒和电子设施的群组，该第二导体选自传导走线和微电子晶粒的群组。
8.一种降低导孔应力的结构的制造方法，其特征在于，包括有下列步骤提供至少一第一导体；在对应于该第一导体的位置形成至少一应力阻障块，其中该应力阻障块呈一格状结构；形成一绝缘层来覆盖该基板、该第一导体和该应力阻障块；在该第一导体上方开孔，以便在该绝缘层中形成通过该应力阻障块的内侧的至少一贯孔；以及在该绝缘层上形成至少一第二导体，且在每一该贯孔中形成一导孔，通过该导孔连接该第一导体和该第二导体。
9.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，还包括有下列步骤提供一基板，其中该第一导体设置于该基板上。
10.根据权利要求9所述的降低导孔应力的结构的制造方法，其特征在于，该基板选自有机基板、半导体基板和晶片的群组。
11.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该提供至少一第一导体的步骤，还包括有下列步骤提供另一绝缘层，其中该第一导体设置于该另一绝缘层上。
12.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该格状结构包括有至少一框架，并且每一该框架内通过有至少一该导孔。
13.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该应力阻障块的热膨胀系数小于该绝缘层的热膨胀系数。
14.根据权利要求13所述的降低导孔应力的结构的制造方法，其特征在于，该应力阻障块的材料参数近似于该第二导体的材料参数。
15.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该应力阻障块的形成方式选自光掩膜电淀积、压合、胶合、接合和粘合的群组。
16.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该第一导体选自传导走线和微电子晶粒的群组，该第二导体也选自传导走线和微电子晶粒的群组。
17.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该贯孔的形成方法选自机械钻孔、化学刻蚀及激光钻孔的群组。
18.根据权利要求8所述的降低导孔应力的结构的制造方法，其特征在于，该导孔的类型选自导线状、贯穿状和盲孔状的群组。
全文摘要
本发明公开了一种降低导孔应力的结构及其制造方法，其利用呈现格状结构的应力阻障块将厚度方向的一个或多个导线或导孔框起，借此来隔绝与大块的高热膨胀系数的绝缘材料的直接接触，进而可将在温度负载下所产生的剪切应力阻隔或吸收掉。
文档编号H01L21/70GK1979839SQ20051012615
公开日2007年6月13日 申请日期2005年11月30日 优先权日2005年11月30日
发明者许永昱, 范荣昌, 谭瑞敏, 廖锡卿, 林基正, 游善溥, 陈守龙, 郑智元 申请人:财团法人工业技术研究院