专利名称：具有多层布线层和防潮环的半导体器件的制作方法
技术领域：
本发明一般涉及半导体器件，更具体地，涉及一种具有多层布线层和防潮环(moisture-protective ring)的半导体器件。
背景技术：
近年来，对电子设备的高度节约空间型设计的需求正在不断地增长，尤其是在便携装置领域。要达到此目标，就需要尺寸更小、功能更丰富的大规模集成电路(LSI)产品。为了在单一芯片中整合多种不同的功能，新近的LSI设计技术提出在单一器件中形成多个称为功能宏(function macro)的模块化电路单元，每个电路单元提供一种特定的功能。LSI芯片包含大量的这种功能宏。
每个功能宏具有用于VSS电压的电源接线端。在一些传统的LSI设计中，一组功能宏的VSS电源接线端接线至公共VSS电源线。因为新近的功能宏以较低的工作电压高速工作，所以它们对为每个宏提供参考电位的VSS电源接线端上的噪声很敏感。公共VSS电源线上的电噪声可能使连接至该电源线的宏电路发生故障。模拟功能宏对此类VSS噪声尤为敏感。解决此问题的传统方法是使模拟功能宏的VSS电源线与数字功能宏的VSS电源线相互隔离。
除上述问题之外，一些现有的LSI芯片具有防潮环(例如，参见日本专利公开No.2-123753(1990))。水或蚀刻剂浸入LSI芯片将导致芯片损坏或退化。为防止此问题，在LSI芯片的划线(scribe line)与I/O(输入/输出)焊垫之间的区域中制作环形防潮图案。防潮环通常具有多层结构，以适合于LSI芯片的多层布线构造。
在现有技术中已知几种具有防潮环的LSI芯片设计。图1示出具有防潮环801的传统LSI芯片800的简化布局。防潮环801形成在LSI芯片800的外侧区域中，以保护位于其内的功能宏和布线图案。在图1中，粗线方框表示I/O焊垫802。其它方框是I/O宏803和804以及I/O宏组805、806、807和808，所述电路用于信号和VSS的输入和/或输出。虽然LSI芯片800实际上包含其它种类的功能宏，但图1为简明起见将其省略。
更具体而言，双线方框表示VSS I/O宏，而其它方框表示信号I/O宏。虽然图1中未示出，但与I/O宏组805至808一样，I/O宏803和804也耦接至算术/逻辑运算器、存储器模块或其它功能宏。
例如，I/O宏803、804和I/O宏组807连接至某一功能宏(未示出)，I/O宏组805、806连接至另一功能宏(未示出)。LSI芯片800对于不同种类的功能宏具有单独的VSS电源接线端，从而减小上述噪声。同种功能宏通过VSS电源线809、810和811共用VSS电源接线端。每条VSS电源线809、810和811从VSS I/O宏到达信号I/O宏的VSS电源接线端(未示出)。
一些现有的LSI芯片具有保护自身免受静电放电(ESD)影响的特性。当导电物体(包括人体)接近或实际上与LSI芯片的接线端接触时，可能发生ESD，从而导致芯片中一些功能宏元件损坏。
图2示出具有ESD防护能力的传统LSI芯片的简化布局。所示的LSI芯片900与上述图1的LSI芯片800具有相似的布局。防潮环901沿LSI芯片900的外侧区域环绕，而I/O焊垫902以及I/O宏组(信号I/O宏、VSS I/O宏)903、904、905和906置于内侧区域，用于信号和VSS的输入和/或输出。图2示出一些绘有阴影线的方框，其作为I/O焊垫902和I/O宏组903至906的一部分。阴影线表示那些元件共用一个公共VSS电位。
图1的LSI芯片800与图2的ESD防护型LSI芯片900之间的区别在于后者的LSI芯片900具有双向二极管903a、904a、905a和906a，以将每个I/O宏组903至906的VSS I/O宏(如双线方框所示)连接至它们共用的VSS电源线907。LSI芯片900的这种特殊结构为ESD电流提供旁路，从而保护功能宏元件免受静电损坏。例如，假设相对于另一I/O宏组906的VSS电源接线端(未示出)，静电电压被施加至一个I/O宏组903。所产生的放电电流从I/O宏组903经双向二极管903a流入共用的VSS电源线907。此电流随后经另一双向二极管906a到达I/O宏组906的VSS电源接线端(未示出)。相同的防护机构也应用于其它I/O宏组904至906上的ESD。
然而，上述传统的LSI芯片设计浪费了一定的芯片空间，以实现由多个功能宏共用的公共电源线。这将限制其它功能宏电路等的布局，从而难以获得有效的空间利用率。
发明内容
鉴于上述问题，本发明的目的是提供一种半导体器件，其具有由多个功能宏共用的公共电源线这样的节约空间型设计。
为达到以上目的，本发明提供一种半导体器件，其具有多层布线层、防潮环以及多个功能宏。每个功能宏具有电连接至防潮环的电源接线端。这种连接为多个功能宏提供公共电位。
通过结合附图的以下说明，本发明的上述以及其它目的、特点和优点将更为明显，其中附图举例示出了本发明的优选实施例。
图1示出具有防潮环的传统LSI芯片的简化布局。
图2示出具有ESD防护能力的传统LSI芯片的简化布局。
图3示出根据本发明第一实施例的LSI芯片的简化布局。
图4示出第一实施例的LSI芯片的等效电路。
图5示出根据本发明第二实施例的LSI芯片的简化布局。
图6示出第二实施例的LSI芯片的等效电路。
图7为具有防潮环的LSI芯片的横截面图，该防潮环在最上层布线层处与VSS电源接线端部相连接。
图8为具有防潮环的LSI芯片的横截面图，该防潮环在除最上层以外的其它布线层处与VSS电源接线端部相连接。
图9为具有防潮环的LSI芯片的横截面图，该防潮环在多层布线层处与VSS电源接线端部相连接。
图10和图11为具有双防潮环的LSI芯片的横截面图和俯视图，所述防潮环与VSS电源接线端部相连接。
图12A和图12B示出具有I/O焊垫的LSI芯片的两种可能布局，所述I/O焊垫位于I/O宏的顶部上。
具体实施例方式
以下将参考附图详细说明本发明的优选实施例，其中在全部附图中用相同的附图标号指代相同的元件。
本发明的第一实施例涉及一种LSI芯片的节约空间型设计，其对于不同种类的功能宏具有单独的VSS电源线连接，以提高降噪性。换句话说，第一实施例旨在改进前述的传统LSI芯片设计(见图1)。
图3示出根据本发明第一实施例的LSI芯片的简化布局。此LSI芯片100在其外侧区域中具有防潮环101，以保护位于防潮环101内侧的功能宏和布线图案不受水气浸入。防潮环101是由用于LSI芯片100布线的相同材料(例如铝或铜)制成的。在图3中，粗线方框表示I/O焊垫102，而其它小方框是I/O宏103和104以及I/O宏组105、106、107和108。I/O宏是用于信号的输入和/或输出、或者用于连接VSS电压的功能宏电路。虽然LSI芯片100实际上具有其它类型的功能宏，但图3为简化起见将其省略。
更具体而言，图3所示的I/O宏包括VSS I/O宏(由双线方框表示)和信号I/O宏(由其它方框表示)。LSI芯片100通过信号I/O宏及其相应的I/O焊垫102将各种信号发送至外部电路并从外部电路接收各种信号。功能宏的VSS电源接线端也通过VSS I/O宏及其相应的I/O焊垫102接线至外部电路。虽然在图3中未示出，但与I/O宏组105至108相同，I/O宏103和104也耦接至算术/逻辑运算器、存储器模块或其它功能宏。
在第一实施例的LSI芯片100上还形成有VSS电源线109、110、111和112。LSI芯片100的I/O宏分为三个群。第一群包括两个单独的I/O宏103和104以及一个I/O宏组107。第二群包括两个I/O宏组105和106。第三群是由一个I/O宏组108形成的。对于这些I/O宏群中的每一个都需要提供单独的VSS电源连接。
图4示出根据本发明第一实施例的LSI芯片100的等效电路。最左边的两个功能宏120和121是同类的，即第二群。功能宏120和121分别对应于图3所示的I/O宏组105和106。接下来的两个功能宏122和123以及最右边的功能宏125属于另一类，即第一群。功能宏122对应于图3所示的I/O宏104，功能宏123对应于I/O宏组107，而功能宏125对应于I/O宏103。右起第二个功能宏124属于又一类，即第三群。它对应于图3所示的I/O宏组108。
如前所述，第一实施例的LSI芯片100为每个不同类的功能宏提供了单独的VSS连接，以改善降噪性。前两个功能宏120和121属于同类，因而通过将它们的VSS电源接线端VSS1和VSS2连接在一起的VSS电源线126共用一个公共的VSS电位。类似地，另一类的功能宏122、123和125通过连接它们各自的VSS电源接线端VSS3、VSS4和VSS6的VSS电源线127和128而共用一个公共的VSS电位。功能宏124的VSS电源接线端VSS5与其它任何功能宏相隔离。图4的等效电路中的VSS电源线126对应于图3的布局图中所示的VSS电源线109。图4中的VSS电源线127对应于图3中的VSS电源线110。至此所述的电路布局与前述的传统布局类似(见图1)。
功能宏123和125之间的VSS电源线128如果途经防潮环101内部，将会很长并且可能干扰其它电路。根据本发明的第一实施例，LSI芯片100具有VSS电源线111和112，以连接I/O宏组107和I/O宏103的VSS电源接线端(图3中未示出)。这些VSS电源线111和112的其它端电连接至防潮环101，从而防潮环101将用作图4中的VSS电源线128的一部分。虽然防潮环101可能遇到水气，但对防潮环101所可能产生的损坏将不会大到足以损害其作为提供VSS连接的导电路径的功能。有利的是，第一实施例的布局设计减小了VSS电源线128途经的布线空间，在传统布局设计中这会占据防潮环101的部分内部区域。
在图3的例子中，I/O宏104相对接近其相关的I/O宏组107。因此，以传统方式(即不使用防潮环101)拉(draw)VSS电源线110，以允许I/O宏104与I/O宏103和I/O宏组107共用其VSS电位。但是，也可以从防潮环101拉短线至I/O宏104，以替代图3所示的VSS电源线110。
第二实施例涉及一种防ESD的LSI芯片的节约空间型设计。也就是说，第二实施例改进了图2所示的传统LSI芯片设计。
图5示出根据本发明第二实施例的LSI芯片的简化布局。所示的LSI芯片200在其外侧区域中具有由铝、铜或其它金属制成的防潮环201。图5中所示的其它元件为I/O焊垫202以及I/O宏组203、204、205和206，其功能与第一实施例的LSI芯片100中的类似。具体而言，双线方框表示VSS I/O宏，其它方框表示信号I/O宏。通过耦接至这些信号I/O宏的I/O焊垫202将各种信号从外部电路提供至LSI芯片200。图5示出一些绘有阴影线的方框，其作为I/O焊垫202和I/O宏组203至206的一部分。这里，阴影线表示共用一个公共VSS电位的那些焊垫和宏。
LSI芯片200还具有双向二极管203a、204a、205a和206a，以将防潮环201与每个I/O宏组203至206的VSS电源接线端(未示出)连接起来。双向二极管是由至少两个并联接线的相向的二极管组成的电路。虽然图5中未示出，但I/O宏组203至206连接至算术/逻辑运算器、存储器模块或其它功能宏。
图6示出第二实施例的LSI芯片200的等效电路。图6所示的功能宏210、211、212和213分别对应于I/O宏组203、204、205和206。VSS4至VSS7指代这些功能宏210至213的VSS电源接线端，其经双向二极管210a、211a、212a和213a连接至公共的VSS电源线214。图6所示的双向二极管210a至213a对应于图5所示的双向二极管203a至206a。为保护功能宏210、211、212和213免受ESD影响，电源钳位电路210b、211b、212b和213b分别位于VDD4与VSS4、VDD5与VSS5、VDD6与VSS6及VDD7与VSS7之间。VDD4至VDD7分别指代功能宏210至213的VDD电源接线端。电源钳位电路210b至213b可以是相应的功能宏210至213的组成部分。
在图6电路的实际运用中，公共的VSS电源线214如果像在图2所示的传统LSI芯片900中那样途经防潮环201内部，则可能干扰其它电路。根据本发明的第二实施例，图5的LSI芯片200被设计为通过双向二极管203a至206a，将每个I/O宏组203至206的VSS电源接线端(未示出)与防潮环201相连接。这里，VSS电源线214用作公共的VSS电源线。这种节约空间的布局设计极大地减小了公共VSS电源线所需的布线空间。虽然图5所示的双向二极管203a至206a是分立元件，但它们实际上可以被实施为VSS I/O宏的一部分，而不消耗更多的基底空间。
有几种方式可将VSS电源接线端与防潮环互连。图7为具有防潮环的LSI芯片的横截面图，该防潮环在最上层布线层处与VSS电源接线端部相连接。具体而言，图7示出LSI芯片的多层结构，其中在半导体衬底302上制作防潮环300和某一功能宏的VSS电源接线端部301。防潮环300具有三层导电层303、304和305的结构，所述导电层之间具有层间绝缘膜309。三层导电层303、304和305通过触点310互连。铝、铜或其它适当的材料用于形成防潮环层303、304和305，VSS电源接线端部301的布线层306、307和308，以及触点310。在图7的本实施例中，VSS电源接线端部301的最上层布线层308延伸至防潮环300的最上层305。
图8为具有防潮环的LSI芯片的横截面图，该防潮环在除最上层以外的其它布线层处与VSS电源接线端部相连接。因为与图7所示的层结构类似，所以用相同的附图标号表示相同的元件。
在图8的例子中，在最上层布线层处具有信号线311，其挡住了该层中从防潮环300到VSS电源接线端部301的最短路径。替代在最上层处绕行，VSS电源接线端部301的中间布线层307延伸至防潮环300的相应层304。
图9示出具有防潮环的LSI芯片的横截面图，该防潮环在多层布线层处与VSS电源接线端部相连接。因为与图7及图8所示的层结构类似，所以用相同的附图标号表示相同的元件。
从图9的例子可见，VSS电源接线端部301的两层布线层306和307用于与防潮环层303和304相连接。多层的使用增强了VSS电源接线端部301与半导体衬底302之间的导电性。这意味着VSS图案允许较大的噪声电流从VSS电源接线端部301流到半导体衬底302，而不会使VSS电源接线端部301的电位增加太多。
图10示出具有双防潮环的LSI芯片的横截面图，所述双防潮环与VSS电源接线端部相连接，而图11示出该LSI芯片内层的俯视图。该LSI芯片具有内防潮环300a和外防潮环300b。内防潮环300a由通过触点310互连的三层303a、304a和305a形成。同样，外防潮环300b由通过触点310互连的三层303b、304b和305b形成。
所示的双环结构可更有效地保护了环内的功能宏和布线图案。虽然内防潮环300a和外防潮环300b可能遇到水气，但对这些环300a和300b所可能产生的损坏将不会大到足以损害其作为提供VSS连接的导电路径的作用。特别是一旦外防潮环300b失效，则内防潮环300a将用作安全保护装置。
VSS电源接线端部301的布线层306延伸至内防潮环300a的层303a。层303a还通过布线层312与外防潮环300b的层303b相连接。这种结构增强了VSS电源接线端部301与半导体衬底302之间的导电性。也就是说，较大的电流可从VSS电源接线端部301流到半导体衬底302，而不会使VSS电源接线端部301的电位增加太多。通过使用两层或更多层来连接内防潮环300a和外防潮环300b，这种优点会被进一步增强。
本发明不应受限于图3或图5所示的I/O宏或I/O焊垫的特定布局。本发明也可应用于其它电路布局，例如图12A和图12B所示的布局。具体而言，图12A和图12B示出具有I/O焊垫的LSI芯片的两种可能的布线设计，所述I/O焊垫位于I/O宏的顶部上。
更具体而言，图12A示出具有防潮环401的LSI芯片400。位于防潮环401内的是信号I/O宏403、404、405和406以及VSS I/O宏407。在这些宏的每一个上制作I/O焊垫。
假设信号I/O宏404至406和VSS I/O宏407共用一个VSS电位。为实现这一点，本发明提出如下方式确定VSS电源线的路线。首先，从信号I/O宏405和406将VSS电源线408拉至VSS I/O宏407(每个宏具有其自己的VSS电源接线端来连接此种VSS电源线)。这种VSS连接不使用防潮环401，因为这些宏405至407彼此相对接近。然后，从VSS I/O宏407将另一VSS电源线409拉至防潮环401，并从防潮环401将再一VSS电源线410拉至信号I/O宏404。也就是说，防潮环401用于将VSS连接延伸至信号I/O宏404，其相对远离VSS I/O宏407。这种设计节约了LSI芯片上宝贵的布线空间。
图12A和图12B之间的区别是VSS电源线408和410的位置。具体而言，在图12A中，这些VSS电源线408和410在信号I/O宏404、405和406的外侧(即，在接近防潮环401的一侧)途经信号I/O宏404、405和406；但在图12B中，VSS电源线408和410在信号I/O宏404、405和406的内侧(即，在较接近LSI芯片400中心的一侧)途径信号I/O宏404、405和406。从以上例子中可见，在实际的LSI芯片设计中，能够以各种方式实施本发明。
总之，本发明涉及一种半导体器件，其具有多层布线层，防潮环，以及多个功能宏。根据本发明，每个功能宏的电源接线端电连接到防潮环。这种连接使防潮环能够用作电源线的一部分，从而为多个功能宏提供公共电位。本发明所提出的构造减小了防潮环内公共电位电源线途经所需的布线空间，从而为半导体器件的节约空间型设计作出贡献。
前述应视为仅为对本发明原理的说明。此外，由于本领域技术人员能够容易地进行各种修改和变化，所以本发明不限于所示及所述的精确构造和应用，并因此所有适合的修改和等效都将视为落入本发明随附的权利要求书及其等效范围内。
权利要求
1.一种半导体器件，包括多层布线层；防潮环；以及多个功能宏，每个功能宏都具有电连接到该防潮环的电源接线端，以为所述功能宏提供公共电位。
2.如权利要求1所述的半导体器件，其中所述电源接线端是VSS电源接线端。
3.如权利要求1所述的半导体器件，其中所述电源接线端在所述布线层的一层处连接至该防潮环。
4.如权利要求3所述的半导体器件，其中在所述布线层的另一层处还包括介于所述电源接线端与该防潮环之间的布线图案。
5.如权利要求1所述的半导体器件，其中所述电源接线端在所述布线层的两层或更多层处连接至该防潮环。
6.如权利要求5所述的半导体器件，其中在所述布线层的一层处还包括介于所述电源接线端与该防潮环之间的布线图案。
7.如权利要求1所述的半导体器件，其中该防潮环具有由彼此电连接的外环和内环双环构成的双环结构。
8.如权利要求7所述的半导体器件，其中在多层处进行所述外环与内环之间的电连接。
9.如权利要求1所述的半导体器件，其中还包括电源线，其将属于一组的相邻功能宏的电源线接线端局部互连。
10.如权利要求9所述的半导体器件，其中该电源线在接近该防潮环的一侧经过所述相邻功能宏。
11.如权利要求9所述的半导体器件，其中该电源线在接近该半导体器件中心的一侧经过所述相邻功能宏。
12.如权利要求1所述的半导体器件，其中还包括双向二极管，以将所述电源接线端连接到该防潮环。
13.如权利要求12所述的半导体器件，其中该防潮环具有由彼此电连接的外环和内环构成的双环结构。
14.如权利要求13所述的半导体器件，其中在多层处进行所述外环与内环之间的电连接。
15.如权利要求12所述的半导体器件，其中还包括电源线，其将属于一组的相邻功能宏的电源线接线端局部互连。
16.如权利要求15所述的半导体器件，其中该电源线在接近该防潮环的一侧经过所述相邻功能宏。
17.如权利要求15所述的半导体器件，其中该电源线在接近该半导体器件中心的一侧经过所述相邻功能宏。
全文摘要
本发明提供一种半导体器件，其具有由多个功能宏共用的公共电源线这样的节约空间型设计。LSI芯片具有多层布线层、防潮环以及多个功能宏(例如I/O宏以及I/O宏组)。每个功能宏具有电连接到防潮环的VSS电源接线端。这种连接使防潮环能够用作多个功能宏的公共VSS电源线的一部分。本发明提出的构造减小了防潮环内的VSS电源线途经所需的空间，从而有助于节约空间型LSI设计。
文档编号H01L23/522GK1921115SQ20061007108
公开日2007年2月28日 申请日期2006年3月31日 优先权日2005年8月22日
发明者木谷和弘, 桥本贤治 申请人:富士通株式会社