专利名称：多芯片结构的制作方法
技术领域：
本发明涉及一种多芯片结构，且特别涉及一种散热(heat dissipation)佳的多芯片结构。
背景技术：
随着电子科技不断地演进，集成电路(integrated circuit，IC)发展的趋势皆朝向高集成度(integration)、高密度、小体积的方向而前进，以创造出轻、薄、短、小的电子产品。在半导体封装的技术上，开发高密度的封装结构(package structure)一直是长久以来的目标，而多芯片封装结构即是其中一例。据此，如何提升高密度封装结构的散热效率逐渐成为关注的焦点之一。
请参考图1，其是现有的一种封装结构的立体示意图。现有封装结构100已于美国专利申请第2004/0173898号中揭示，现有封装结构100包括芯片110、基板(substrate)120、多条焊线(bonding wire)130与金属板(metal sheet)140。芯片110通过这些焊线130与基板120电连接，而金属板140配置于芯片110与基板120之间。当芯片110运作而发热时，金属板140可将热传递至外界环境中。然而，由于金属板140配置于芯片110与基板120之间，因此封装结构100的体积较大。
请参考图2，其是现有的另一种封装结构的侧视示意图。现有封装结构200为多芯片封装结构，其包括两个芯片210、两个基板220、多个凸块(bump)230、散热器(heat spreader)240与多个固定件(stiffening member)250。散热器240配置于两个芯片210的背面212之间，且各个芯片210的有源面(active surface)214则朝向这些基板220的其中之一。这些芯片210通过这些凸块230分别电连接至这些基板220，且这些固定件250用以固定这些基板220的相对位置。然而，由于散热器240位于两个芯片210的背面212之间，因此封装结构200的体积也较为庞大。
请参考图3，其是现有的又一种封装结构的侧视示意图。现有封装结构300也是多芯片封装结构，其包括两芯片310、多个凸块320与底胶(under-fill)330。这些芯片310通过这些凸块320而彼此电连接。然而，由于底胶320的导热性不佳，因此封装结构300的这些芯片310运作时，这些芯片310之间的温度过高。
发明内容
本发明的目的是提供一种多芯片结构，其散热较佳且体积较小。
为达到上述或是其他目的，本发明提出一种多芯片结构，其包括第一芯片、第二芯片、多个第一信号凸块(signal bump)、多个第一非信号凸块(non-signal bump)、第一导热层(thermal-conductive layer)与多个第一介电区(dielectric area)。第一芯片具有第一表面、多个第一信号衬垫(signal pad)与多个第一非信号衬垫(non-signal pad)，其中这些第一信号衬垫与这些第一非信号衬垫配置于第一表面上。第二芯片具有第二表面、多个第二信号衬垫与多个第二非信号衬垫，其中这些第二信号衬垫与这些第二非信号衬垫配置于第二表面上，而第二表面朝向(face)第一表面。此外，至少部分这些第一信号衬垫分别通过这些第一信号凸块而对应电连接至这些第二信号衬垫，且至少部分这些第一非信号衬垫分别通过这些第一非信号凸块而对应电连接至这些第二非信号衬垫。另外，第一导热层围绕这些第一信号凸块，且介于第一表面与第二表面之间。第一介电区围绕第一信号凸块，且第一信号凸块通过第一介电区而与第一导热层电绝缘。
为达到上述或是其他目的，本发明提出一种多芯片结构，其至少包括第一芯片、第二芯片与第一导热层。第一芯片具有第一表面及多个第一衬垫，其中这些第一衬垫配置于第一表面上。第二芯片具有第二表面及多个第二衬垫，其中这些第二衬垫配置于第二表面上，而第二表面朝向第一表面。第一导热层介于第一芯片及第二芯片之间，其中第一导热层具有导热区、多个第一电连接元件(electrical connection member)与多个第一介电区。第一电连接元件设于第一导热层内，且用于使第一表面电连接至第二表面。这些第一介电区围绕这些第一电连接元件，且这些第一电连接元件通过这些第一介电区而与导热区电绝缘。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1是现有的一种封装结构的立体示意图。
图2是现有的另一种封装结构的侧视示意图。
图3是现有的又一种封装结构的侧视示意图。
图4A是本发明第一实施例的一种多芯片结构的侧视示意图。
图4B是图4A的多芯片结构沿着线I-I’的剖视示意图。
图5A是本发明第二实施例的一种多芯片结构的侧视示意图。
图5B是图5A的多芯片结构沿着线II-II’的剖视示意图。
图6A是本发明第三实施例的一种多芯片结构的侧视示意图。
图6B是图6A的多芯片结构沿着线III-III’的剖视示意图。
图7A是本发明第四实施例的一种多芯片结构的侧视示意图。
图7B是本发明第四实施例的另一种多芯片结构的侧视示意图。
附图标记说明10、10’、20、20’、30、30’区域100、200封装结构110、210、310、410、420、510、520、610、620、710、710’芯片120、220基板130焊线140金属板212芯片背面214芯片的有源面230、320凸块240散热器250固定件330底胶400、500、600、700、700’多芯片结构412、422芯片的表面414、424衬垫414a、424a、614a、624a信号衬垫414b、424b、514b、524b、614b、624b非信号衬垫
430、530、630、730导热层432、532、632导热区434电连接元件436、536介电区538、638、638’电连接区具体实施方式
第一实施例请参考图4A与图4B，其中图4A是本发明第一实施例的一种多芯片结构的侧视示意图，而图4B是图4A的多芯片结构沿着线I-I’的剖视示意图。
第一实施例的多芯片结构400包括芯片410、芯片420与导热层430。芯片410具有表面412及多个衬垫414，其中这些衬垫414配置于表面412上。芯片420具有表面422及多个衬垫424，其中这些衬垫424配置于表面422上，而表面412与表面422彼此面对。导热层430介于芯片410及芯片420之间，其中导热层430具有导热区432、多个电连接元件434与多个介电区436。这些电连接元件434设于导热层430内，且用于使表面412电连接至表面422。这些介电区436围绕这些电连接元件434，且这些电连接元件434通过这些介电区436而与导热区432电绝缘。
由于导热层430的导热区432具有良好导热性(thermal conductivity)，所以多芯片结构400的芯片410与芯片420在运作而发热时，热能可通过导热区432而传递至外界环境中。因此，运作中的多芯片结构400的温度不会过高进而维持在其运作温度范围内。
在本实施例中，芯片410与芯片420可通过热压合(thermal compression)或超声波接合(ultrasonic bonding)方法而彼此连接。此外，芯片410的这些衬垫414包括多个信号衬垫414a与多个非信号衬垫414b。芯片420的这些衬垫424包括多个信号衬垫424a与多个非信号衬垫424b。此外，这些信号衬垫414a通过部分这些电连接元件434，而对应电连接至这些信号衬垫424a。这些非信号衬垫414b通过这些电连接元件434的另一部分，而对应电连接至这些非信号衬垫424b。另外，在另一实施例中，芯片410的这些衬垫414与芯片420的这些衬垫424可皆为信号衬垫，而这些衬垫414与这些衬垫424可通过这些电连接元件434而对应电连接。
在本实施例中，这些电连接元件434可为凸块，其材料可为金属。而导热区432的材料包括金属，例如为金、锡铅合金或钯。这些介电区436的材料可为介电材料，其包括高分子材料、复合材料、树脂(resin)材料或热塑性材料。其中，高分子材料例如为unsaturated polyester(不饱和聚酯)、polyester(聚酯薄膜)、polyimide(聚酰亚胺)、polytetrafluoetylene(PTFE，聚四氟乙烯)或perfluorinated ethylene-propylene copolymer(FEP，聚全氟乙烯丙烯)。复合材料例如为cyanate ester glass(氰酸酯树脂玻璃)、polyimideglass(聚酰亚胺玻璃)或Ajinomoto Build-up Film(ABF，含有玻璃颗粒的环氧树脂)。
树脂材料例如为synthetic resin(合成树脂)、thermosetting resin(热固性树脂)、thermoplastic resin(热塑性树脂)或photosensitive resin(感光性树脂)。具体而言，例如epoxy resin(环氧树脂)、phenolic resin(酚醛树脂)、polyester resin(聚酯树脂)、polyimide resin(聚酰亚胺树脂)、bismaleimide-triazine resin(双马来酰亚胺三嗪树脂)、acrylic resin(丙烯酸树脂)、melamine formaldehyde resin(三聚氰胺甲醛树脂)、polyfunctionalepoxy resin(多官能环氧树脂)、brominated epoxy resin(溴化环氧树脂)、epoxynovolac(环氧酚醛)、fluroresin(氟树脂)、silicone resin(硅树脂)或silane(硅烷)。
热塑性材料为一种温度越高则粘弹性或流动性越大的材料，而这种材料可是高分子材料、复合材料、或其他热塑性材料。
第二实施例请参考图5A与图5B，其中图5A是本发明第二实施例的一种多芯片结构的侧视示意图，而图5B是图5A的多芯片结构沿着线II-II’的剖视示意图。
第二实施例的多芯片结构500与第一实施例的多芯片结构400的主要不同之处在于，多芯片结构500的第一导热层530还包括电连接区(electricalconnection area)538。
由于芯片510与芯片520的内部布线设计的原因，芯片510的这些非信号衬垫514b有部分可群聚在区域10内，而芯片520的这些非信号衬垫524b也有部分可群聚在区域10’内，且区域10与区域10’的位置彼此相对应。
此外，又由于位于区域10内的这些非信号衬垫514b与位于区域10’内的这些非信号衬垫524b可为相同种类，例如皆为接地衬垫或皆为电源衬垫，所以位于区域10内的这些非信号衬垫514b与位于区域10’内的这些非信号衬垫524b可通过电连接区538而电连接。
必须说明的是，导热区532与电连接区538之间可以不需要这些介电区536的隔离而相连接。具体来说，就方法的观点而言，导热区532与电连接区538可为同一种材料，且可在同一制作步骤中成型。
第三实施例请参考图6A与图6B，其中图6A是本发明第三实施例的一种多芯片结构的侧视示意图，而图6B是图6A的多芯片结构沿着线III-III’的剖视示意图。
第三实施例的多芯片结构600与上述实施例的多芯片结构400、500的主要不同之处在于，多芯片结构600的导热层630还包括两个电连接区(electrical connection area)638与638’。
由于芯片610与芯片620的内部布线设计的原因，芯片610的这些非信号衬垫614b有部分群聚在区域20内，有部分群聚在另一区域30内，而有部分则散落于这些信号衬垫614a之间。此外，芯片620的这些非信号衬垫624b有部分群聚在区域20’内，有部分群聚在另一区域30’内，而有部分则散落于这些信号衬垫624a之间。
由于位于区域20内的这些非信号衬垫614b与位于区域20’内的这些非信号衬垫624b可为电源衬垫，且区域20与区域20’的位置彼此相对应，所以位于区域20内的这些非信号衬垫614b与位于区域20’内的这些非信号衬垫624b可通过电连接区638而电连接。此外，由于位于区域30内的这些非信号衬垫614b与位于区域30’内的这些非信号衬垫624b可为接地衬垫，且区域30与区域30’的位置彼此相对应，所以位于区域30内的这些非信号衬垫614b与位于区域30’内的这些非信号衬垫624b可通过电连接区638’而电连接。
必须说明的是，导热区632与电连接区638或电连接区638’的其中之一可以不需要这些介电区636的隔离而相连接。在本实施例中，导热区632与电连接区域638相连接。进一步来说，电连接区638与电连接区638’之间必须电绝缘，使得接地信号的传输路径与电源信号的传输路径不会短路。就方法观点而言，导热区632与电连接区638或电连接区638’可为同一种材料，或者此三者可为同一种材料，或者此三者皆为不同的材料。此外，导热区632、电连接区638与电连接区638’可在同一制作步骤中成型。
第四实施例请参考图7A，其是本发明第四实施例的一种多芯片结构的侧视示意图。本实施例的多芯片结构700包括三个堆迭的芯片710。这些芯片710之间都存在导热层730，而导热层730的位置与连接方式可与上述三个实施例的任一种搭配，在此不再赘述。请参考图7B，其是本发明第四实施例的另一种多芯片结构的侧视示意图。多芯片结构700’的这些芯片710’的堆迭方式与多芯片结构700的这些芯片710的堆迭方式有所不同。
综上所述，本发明的多芯片结构至少具有以下优点一、由于本发明的多芯片结构具有导热区，因此本发明的多芯片结构在运作时的散热较佳。
二、由于本发明的多芯片结构的导热区是位于芯片之间，因此本发明的多芯片结构的体积较小。
三、由于本发明的多芯片结构的导热区可与电连接区于同一制作步骤中完成，因此本发明的多芯片结构的制作时间可较短。
虽然已通过优选实施例如上所述地揭露了本发明，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应由权利要求所界定的范围为准。
权利要求
1.一种多芯片结构，其至少包括第一芯片，具有第一表面及多个第一衬垫，其中该多个第一衬垫配置于该第一表面上；第二芯片，具有第二表面及多个第二衬垫，其中该多个第二衬垫配置于该第二表面上，而该第二表面朝向该第一表面；以及第一导热层，介于该第一芯片及该第二芯片之间，其中第一导热层具有导热区；多个第一电连接元件，其中该第一电连接元件设于该第一导热层内，且用于使该第一表面电连接至该第二表面；以及多个第一介电区，其中该多个第一介电区围绕该多个第一电连接元件，且该多个第一电连接元件通过该多个第一介电区而与该导热区电绝缘。
2.如权利要求1所述的多芯片结构，其中该多个第一衬垫包括多个第一信号衬垫，且该多个第二衬垫包括多个第二信号衬垫。
3.如权利要求2所述的多芯片结构，其中该多个第一信号衬垫通过该多个第一电连接元件而电连接至该多个第二信号衬垫。
4.如权利要求1所述的多芯片结构，其中该多个第一衬垫包括多个第一非信号衬垫，且该多个第二衬垫包括多个第二非信号衬垫。
5.如权利要求4所述的多芯片结构，其中该多个第一非信号衬垫通过该第一电连接元件而电连接至该多个第二非信号衬垫。
6.如权利要求1所述的多芯片结构，其中该第一导热层进一步包括多个第二电连接元件，该多个第一衬垫包括多个第一非信号衬垫，以及该多个第二衬垫包括多个第二非信号衬垫；其中该多个第一非信号衬垫通过该多个第二电连接元件而电连接至该多个第二非信号衬垫。
7.如权利要求6所述的多芯片结构，其中该多个第二电连接元件通过该多个第一介电区而与该导热区电绝缘。
8.如权利要求1所述的多芯片结构，其中第一导热层进一步包括至少一个第一电连接区，该多个第一衬垫包括多个第一非信号衬垫，以及该多个第二衬垫包括多个第二非信号衬垫。
9.如权利要求8所述的多芯片结构，其中该多个第一非信号衬垫通过该第一电连接区而电连接至该多个第二非信号衬垫。
10.如权利要求8所述的多芯片结构，其中该第一电连接区通过该第一介电区而与该导热区电绝缘。
全文摘要
本发明公开了一种多芯片结构，其至少包括第一芯片、第二芯片与第一导热层。第一芯片具有第一表面及多个第一衬垫，这些第一衬垫配置于第一表面上。第二芯片具有第二表面及多个第二衬垫，这些第二衬垫配置于第二表面上，而第二表面朝向第一表面。第一导热层介于第一芯片及第二芯片之间，第一导热层具有导热区、多个第一电连接元件与多个第一介电区。第一电连接元件设于第一导热层内，且用于使第一表面电连接至第二表面。这些第一介电区围绕这些第一电连接元件，且这些第一电连接元件通过这些第一介电区而与导热区电绝缘。
文档编号H01L23/488GK1913152SQ20061012155
公开日2007年2月14日 申请日期2006年8月22日 优先权日2006年8月22日
发明者许志行 申请人:威盛电子股份有限公司