专利名称：晶粒重新配置的堆栈封装方法及其堆栈结构的制作方法
技术领域：
本发明是有关于 一 种晶粒重新配置的方法，特别 是在晶粒的封装体封装体内形成导电柱做为导电端
点，用以电性连接并将多数个已完成封装且各白独立
的曰 曰曰粒进行堆栈的封装方法。
背旦 眾技术
半导体的技术已经发展的相当的迅速，因此微型
化的半导体晶粒(Dice)必须具有多样化的功能的需
求，使得半导体晶粒必须要在很小的区域中配置更多
的输入/输出垫(I/O pads )，因而使得金属接脚(Pins)
的密度也快速的提高了 。因此，早期的导线架封装技
术已经不适合高密度的金属接脚；故发展出种球阵
列Ball GridArray: BGA)的封装技术球阵列封
装除了有比导线架封装更高密度的优点、外，锡球也
比较不容易损害与变形。
随着3 C产:品的流行，例如〖亍动电话CellPho n 6 )、 个人数字助理(PDA)或是 iPod等，都必须
要将许多复杂的系统芯片放入 一 个非常小的空间中，
因此为解决此一问题，一种称为"晶片级封装(waferlevel packe ; WLP的封装技术已经发展出来，其可以在切割曰 曰曰片成为颗颗的晶粒之前，就先对晶片
进行封装。美国专利公告第5 ， 3 2 3 ，05 1号专利
即揭露了这种" 曰 y_ 曰日斤级封装"技术。然而，这种"晶
片级封装"技术随着曰 曰曰粒主动面上的焊塾(pads) 数
巨的增加，使得焊垫pads )的间距过小，除了会导
致f曰号稱合或信号干扰的问题外，也会因为焊垫间距
过小而造成封装的可罪度降低等问题。因此，当晶粒
再更进 一 步的縮小后，使得前述的封装技术都无法满
足
为解决此一问题，美国专利公告第7，1 9 6,4
08号已揭露了 一种将完成半导体工艺的晶片，经过
测试及切割后，将测试结果为良好的晶粒(good die)
重新放置于另一个衬底之上，然后再进行封装工艺，
如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当的分配，例如使用向外延伸(fan o u技术，因此可以有效解决因间距过小，除了会导致信号稱合或信号干扰的问题
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以北 冃磨(backside lapping)方式将晶片薄化至2—20m i 1 ，然后再切割成 一 颗颗的晶粒。此一经过
薄化处理的晶粒，经过重新配置在另 一 衬底上，再以
注模方式将多数个晶粒形成 一 封装体；由于晶粒很薄，使得封装体也是非常的薄，故当封装体脱离衬底之后，封装体本身的应力会使得封装体产生翘曲，增加后续
进行切割工艺的困难。
另外，在晶片切割之后，重新配置在另一个衬底
时由于新的衬底的尺寸较原来的尺寸为大，因此在
后续植球工艺中，会无法对准，其封装结构可靠度降
低为此，本发明提供 一 种在进行晶片切割之前，在
曰 曰曰片北 冃面形成对准标志 (alignment mark) 其可以有
效地解决植球时无法对准以及封装体产生翘曲的问
题
此外，在整个封装的过程中，还会产生植球时，
制造设备会对晶粒产生局部过大的压力，而可能损伤
曰 曰曰粒的问题；同时，也可能因为植球的材料造成与晶
粒上的焊垫间的电阻值变大，而影响晶粒的性能等问题
发明内容
<formula>formula see original document page 10</formula>故也可以降低工艺的成本
本发明揭露一种曰 曰曰'粒重提供多数个曰 曰曰粒，每曰 曰曰粒
配置有多数个焊垫取放多
曰 曰曰粒是以覆曰 曰曰方式将主动
着层连接形成咼分子材料
覆兰 皿模装置至高分子材
材料层，使^_厂分子材料层充
覆每曰 曰曰粒脱离模員装置
的表面脱离衬底，以曝
每焊垫，以形成封装体
—母 贝穿孔是形成于封装体内
将导电材料填充入多数个
的两一山 顺形成一第导电上山 顺点
多数个图案化的金属线段，
段将每曰 曰曰粒的主动面的多
个导电柱的每第导电A山 顿
层是用以覆兰 血每曰 曰曰粒的
多数个图案化的金属线段，
线段的向外延伸的表面
将多数个导电元件形成于已
段的向外延伸的表面上
折配置的封装方法，包含
有——■主动面且主动面上
数个曰 曰曰粒至衬底上，每
面与配置于衬底上的粘
层于衬底及部份曰 曰曰粒上
料层上，以平坦化咼分子
满于多数个曰 曰曰粒之间并包
，以曝露出高分子材料层
露出每曰 曰曰粒的主动面及
形成多数个毋 贝穿孔，每
形成多数个导电柱，是
毋 贝穿孔内并使每导电柱
及第导电i山 顺点形成
是由每一图案化的金属线
数个焊垫电性连接至多数
点形成图案化的保护
主动面上的多数个焊垫及
并曝露部份图案化的金属
形成多数个导电元件，是
曝露部份图案化的金属线
及切割封装体以形成乡数个各自独的完成封装的曰 曰曰粒
本发明另揭露一种晶粒重新配置的封装结构，包
括曰 曰曰粒，其主动面上配置有多数个焊垫封装
体，用以包覆曰 曰曰粒并曝露出曰 曰曰粒的主动面的多数个焊
垫多数个导电柱，是舟 2^ 贝穿封装体并于每导电柱的
两^山 顺分别形成第导电丄山 Jr 顿点及第导电丄山 顿占 "、、多数个
图案化的金属线段，是由每图案化的属线段将晶
粒的主动面的多数个焊垫电性连接至多数个导电柱的
每第一导电顿点图案化的保护层，是用以覆兰 rm
每曰 曰曰粒的主动面上的多数个焊垫及多数个图案化的
金属线段，并曝露出部份多数个图案化的金属线段的
向外延伸的表面;及多数个导电元件是电性连接
于已曝露的部份图案化的金属线段的向外延伸的表面
上
本发明揭霞 路另一种晶粒堆栈的封装结构，包括
第曰 曰曰粒及第曰 曰曰粒，每一曰 曰曰粒的主动面上均配置
有多数个焊垫封装体，用以包覆每曰 曰曰粒并曝露
出每晶粒的焊垫;多数个导电柱舟 贝穿每~~■曰 曰曰粒的封
装体并于每导电柱的两端分别形成第导电—山 顿点、
及第导电一山 顿点、;多数个图案化的金属线段将每一
曰 曰曰粒的焊垫电'性连接至每--导f电柱1的第一导电上山 顺点、
上 图案化的保护层用以覆盖每臼 曰曰粒的主动面上的每——'焊垫及每一图案化的金属线段，并曝露部份图
案化的金属线段的向外延伸的一表面；多数个导电元
件与已曝露的部份图案化的金属线段的表面形成电性
连接及一晶粒堆栈结构将第 一 晶粒上的每一第二导
电上山 顺点电性连接至第二晶粒的每 一 导电元件上^
为使对本发明的目的、构造、特征、及其功能有
进步的了解，以下配合实施例及附图详细说明如后，苴 z 、中:
图1是表示先前技术的示意图2A至图2B是根据本发明所揭露的技术，在具
有对准标志的衬底的正面及背面的俯视图3A至图3H是根据本发明所揭露的技术，形成
曰 曰曰粒重新配置的封装结构的各步骤示意图；及
图3I是根据本发明所揭露的技术，表示晶粒堆栈
的封装结构的示意图。
員体实施方式
本发明在此所探讨的方向为 一 种晶粒重新配置的
封装方法，将多数个晶粒重新配置于另 一 衬底上， 然后进行封装的方法。为了能彻底地了解本发明，将在
下列的描述中提出详尽的步骤及其组成。显然地，本
发明的施行并未限定晶粒堆栈的方式的技术者所熟习
的特殊细。另 一 方面，众所周知的芯片形成方式以
及芯片薄化等后段工艺的详细步骤并未描述于细节
中以避免造成本发明不必要的限制。然而，对于本
发明的较佳实施例，则会详细描述如下，然而除了这
些详细描述之外，本发明还可以广泛地施行在它的
实施例中，且本发明的范围不受限定，其以之后的专
利范围为准
在现代的半导体封装工艺中，均是将 一 个已经完
成、/— 刖段工艺(Front End Process) 的晶片 (waf er)，
先在曰 ti" 曰日斤的正面形成 一 薄的绝缘层(例如形成SiO
2层)， 然后再进行薄化处理(Thinning P r o c6 Ss )，
例如将芯片的厚度研磨至2 — 2 0 mil之间；然后，
进行曰 日日斤的切害U (sawing process) 以形成一颗颗的
曰 曰曰粒; 然后，使用取放装置(pick andplace将一
颗颗的晶粒逐一放置于另一个衬底l 00上，如图1
所示。很明显地，衬底1 0 0上的晶粒间隔区域比晶
粒11 0大，因此，可以使得这些被重新放置的晶粒
110间旦 z 、有较宽的间距，故可以将晶粒1 10上的
焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12英寸晶片所切割出来的晶粒1 1 o重新配
置于8英寸曰 曰曰片的衬底1 o 0上，如此可以有效运用
8英寸曰 曰曰片的即有的封装设备，而无需重新设立1 2
英寸曰 曰曰片的封装设备，可以降低1 2英寸晶片的封装
成本然后要强调的是，本发明的实施例并未限定使
用8英寸曰 曰曰片大小的衬底，其只要能提供承载的功能，
例如玻璃、石英、陶瓷、电路板或金属薄板(metal
foil)等，均可作为本实施例的衬底1 0 0 ，因此衬
底100的形状也未加以限制。
;主 l冃参考图2 A及图2 B ，是表示具有对准标志的衬
底(或晶片)的俯视图。如图2A所示，是表示在且在 晶片2 0的背面(如图2 B所示)的x-y方向上，设置 有多数个对准标志 (alignment mark) 2 0 2， 如图 2 B所示。由先前陈述所知，当晶片(未在图中表示)
经过切割之后形成多数个曰 曰曰粒，再重新将这些曰 曰曰粒逐
一配置在新的衬底2 0时，由于新的衬底20之间的
曰 曰曰粒间隔区域比重新配置的曰 曰曰粒大，在后续封装工艺
的植球步骤ballmount会无法对准，而将导电元
件未在图中表不)准确的形成在晶粒的背面上所需
的位置，而造成封装结构的可罪度降低因此，在本
发明的且体实施例中，切割之后的曰 曰曰粒由衬底20北 冃
面的对准标志2 0 2 ，可以准确的置放在衬底2 0上。在此，形成对准标志2 0 2的方式可以利用光蚀刻 (photo-etching)工艺，其是在衬底2 0的背面且在 x-y方向上形成多数个对准标志2 0 2 ，且其形状为十 字的标志。另外，形成对准标志2 0 2的方式还包括 禾U用激光巻标(laser mark)工艺。
接着，图3 A至图3 I是表示本发明所揭露的晶粒
重新配置的封装结构的各步骤流程示意图。首先，是 将多数个晶粒2 1 0重新配置在背面具有多数个对准 标志的新的衬底2 0 (如图2 B所示)上；其中，在衬 底2 0上配置有一粘着层3 0，此粘着层3 0为一具 有弹性的粘着材料，例如硅橡胶(silicon rubber)、 硅树脂(silicon res in )、弹性PU、多孔PU、丙烯酸 橡胶(acrylic rubber)或晶粒切割胶等。接着，使 用取放装置(未在图中表示)将晶粒2 1 0逐 一 放置 并贴附至衬底2 0上的粘着层3 0 ，其中晶粒2 1 0 是以覆晶(flip chip)方式将其主动面上的焊垫2 1 2与衬底2 0上的粘着层3 0连接，如图3 A所示。接 着，于衬底2 0及部份晶粒2 1 0上涂布高分子材料 层4 0 ，例如polyimide，并且使用 一 模具装置6 0 0 将高分子材料层4 0压平，使得高分子材料层4 0形 成 一 平坦化的表面，并且使得高分子材料层4 0填满 于晶粒2 1 0之间并且包覆每 一 颗晶粒2 1 0的五个面。
接着，如图3 B所示，可以选择性地对平坦化的高
分子材料层4 0进行 一 烘烤程序，以使高分子材料层 4 0固化。再接着，进行脱模程序，将模具装置6 0 0与固化后的高分子材料层4 0分离，以裸露出平坦 化的高分子材料层4 0的表面；然后，使用切割刀(未 显示于图中)在高分子材料层4 O的表面上形成多数 条切割道4 1 Q ，如图3 B所示；每 一 条切割道4 1 0 的深度为0 . 5 — 1密尔(mi 1 )，而切割道4 1 0的宽 度则为5至2 5微米。在 一 较佳得实施例中，此切割 道4 1 O可以是相互垂直交错，并且可以作为实际切 割晶粒时的参考线。
接着，如图3 C所示，在高分子材料层4 0所形成 的封装体内形成多数个贯穿孔(through hole) 4 2 0，其中形成贯穿孔4 2 O的方式包括以蚀刻的方式， 移除部份高分子材料层4 0 ，使得在封装体内形成多 数个贯穿孔4 2 0 。紧接着，在每一贯穿孔4 2 0内 形成填入导电材料以形成多数个导电柱5 0 ，其形成 的方法包括将导电材料，以电镀(plating)的方式填 充入多数个贯穿孔4 2 0内，并使每一导电柱5 0的 上、下表面裸露于封装体上、下表面的两端，分别形 成第 一 导电端点5 0 2及第二导电端点5 0 4 ，如图3D所示。
在此，形成贯穿孔420的步骤可以在高分子材
料层40与衬底2 0分离之前，其百的是为了于封装
体内形成贯穿孔4 2 0时有较佳的支撑力以不使封装
体在进行蚀刻时产生崩裂的问题。
最后，将高分子材料层4 0与粘着层30分离，
方法例如将高分子材料层4 0与衬底20~■起放入
員有去离子水的槽中，使得高分子材料层40与粘着
层30分离，以形成一个封装体；此封装体包覆每一
颗曰 曰曰粒2 1 0的五个面，并且再将每曰 曰曰粒21 0的
主动面上的焊垫2 1 2曝g 1.=' 路出来。由于封装体的相对
于曰 曰曰粒2 1 0的主动面的背面上有多数条切割道4 1
0因此，当高分子材料层4 0与衬底20剥呙后，
封装体上的应力会被这匙切割道410所形成的区域
所抵消，故可有效地解决封装体翘曲的问题'
接着，如图3 E所5^ ，是在多数个焊垫212及多
数个第一导电端点5 02之间形成多数个扇出(fano ut)形状的图案化的金属线段6 0，每一图案化的金属线段6 0的 一 端与每曰 曰曰粒2 10上的多数个焊垫
212相应并电性连接，而多数个图案化的金属线段的向外延伸的另 一 端则电性连接至每第导电端点502上，其形成的方式包括先将金属层(未在图上表示形成在多数个焊垫212及第-■导电A山 顺点
502上然后，利用半导体工艺技术例如显影
及蚀刻于金属层上形成具有图案化的光刻胶层未
在图上表示);接着，进行二 一蚀亥l」步骤，以移除部份的
金属层，以形成多数个图案化的金属线段60，且图
案化的金属线段6 0的端电性连接至每曰 曰曰粒21
0的主动面的多数个焊垫2 1 2上，而向外延伸的另
~■上山 顺则电性连接至多数个导电柱50的每第导电
+山 顺点502上
接下来如图3 F所S"是在多数个曰 曰曰粒210的
主动面的多数个焊垫212及多数个图案化的金属线
段60上形成图案化的保护层70，用以保护每
曰 曰曰粒20的主动面上的焊垫212苴 / 、形成图案化
的保护层70的步骤包括:形成一保护层未在图中
表不以覆主 皿多数个曰 曰曰粒2 1 0的主动面的多数个焊
垫212及多数个图案化的金属线段60利用半导
体工艺技术，例如显影及蚀刻，先形成图案化的光
刻胶层未在图中表示在保护层上蚀刻以移除部
份保护层，以曝露出多数个图案化的金属线段60的
向外延伸的另端的表面，且此向外延伸的~■一山 顿点、
的北 冃面是与多数个导电柱5 0的第导电上山 顺点502
电性连接 剥除图案化的光刻胶层。接下来，是在曝露的多数个图案化的金属线段6 O的向外延伸的表面
上形成多数个导电元件8 0，其中导电元件8 0是形 成在多数个图案化的金属线段6 0的向晶粒2 1 0的 侧边的向外延长且位于第 一 导电端点5 0 2部份的一 端的正面上，并形成电性连接，如图3 G所示，在此导 电元件8 O可以是金属凸块(metal bump)或是锡球 (solder ball)。最后，切割该封装体，以形成多数 个各自独立的完成封装的晶粒，如图3 H所示。
在本发明中，可以选择适当的导电材料来形成导
电柱50，故可降低导电元件8 0与焊垫2 1 2间的
电阻值故可有效提晶粒2 1 0的性能。而以多数个
图案化的金属线段6 0与多数个焊垫2 1 2电性连接
至曰 曰曰粒21 0的侧边，因此，在进行导电元件80的
连接时，工艺设备植球时的力量不会直接加在晶粒2
10的焊垫2 1 2上，因此可降低对晶粒2 1 0的损
伤，故可有效提高制造的良率及可靠度。
接着，于图3 I中，是表示晶粒堆栈的封装结构的
示思图O ，在本实施例中，是将已完成封装的各自独画、、尸'
的曰 曰曰粒21 0上下堆栈，其中上层己完成封装的曰 曰曰粒
的第导电端点5 0 4与下层己完成封装的晶粒的导
电元件80形成电性连接，以形成 一 堆栈结构。
虽然本发明以前述的较佳实施例揭露如上，然
20并非用以限定本发明，任何熟习相像技术者，在不脱 离本发明的精神和范围内，当可作些许的更动与润饰， 因此本发明的专利保护范围须视本说明书所附的权利 要求范围所界定的为准。
权利要求
1. 一种晶粒重新配置的封装方法，其特征在于，包括提供多数个晶粒，每一该晶粒具有一主动面且该主动面上配置有多数个焊垫；取放该些晶粒至一衬底上，每一该晶粒是以覆晶方式将该主动面与一配置于该衬底上的一粘着层连接；形成一高分子材料层于该衬底及部份该晶粒上；覆盖一模具装置至该高分子材料层上，以平坦化该高分子材料，使该高分子材料层充满于该些晶粒之间并包覆每一该晶粒；脱离该模具装置，以曝露出该高分子材料层的一表面；形成多数个贯穿孔，每一该贯穿孔是形成于部份该高分子材料层之中；脱离该衬底，以曝露出每一该晶粒的该主动面、每一该焊垫以及每一该贯穿孔，以形成一封装体；形成多数个导电柱，将一导电材料填充该些贯穿孔并使每一该导电柱的两端形成一第一导电端点及一第二导电端点；形成多数个图案化的金属线段，由每一该图案化的金属线段将每一该晶粒的该主动面的所述多数个焊垫电性连接至所述多数个导电柱的每一该第一导电端点；形成一图案化的保护层，用以覆盖每一晶粒的该主动面上的所述多数个焊垫及所述多数个图案化的金属线段，并曝露出部份所述多数个图案化的金属线段的向外延伸的一表面；形成多数个导电元件，将所述多数个导电元件形成于已曝露的部份所述多数个图案化的金属线段的向外延伸的该表面上；及切割该封装体，以形成多数个各自独立的完成封装的晶粒。
2.如权利要农i所述的晶粒重新配置的封装方法，特征在于，中所述多数个贝穿孔以蚀刻的方式形成
3.如权利要求i所述的晶粒重新配置的封装方法，其特征在于，苴 中所述多数个导电柱以电镀的方式形成
4.如权利要农i所述的晶粒重新配置的封装方法，特征在于，其中形成所述多数个图案化的金属线段的方式包括形成金属层在所述多数个晶粒的该主动面上的所述多数个焊垫及所述多数个第 一 导电端点上；形成員有图案化的光刻胶层在该金属层上；及移除部份该金属层以形成所述多数个图案化的金属线段，并电性连接所述多数个焊垫及所述多数个第导电一山 顿点
5. 一种晶粒重新配置的封装结构，其特征在于，包括一曰 曰曰粒，苴 Z 、一主动面上配置有多数个焊垫；封装体，用以包覆该晶粒并曝露出该晶粒的该主动面的所述多数个焊垫；多数个导电柱，该多数个导电柱是贯穿该封装体并于每该导电柱的两端分别形成 一 第 一 导电端点及第导电丄山 顺点、多数个图案化的金属线段，是由每一该图案化的金属线段将该曰 曰曰粒的该主动面的所述多数个焊垫电性连接至所述多数个导电柱的每 一 该第 一 导电端点；图案化的保护层，用以覆盖每 一 晶粒的该主动面上的所述多数个焊垫及所述多数个图案化的金属线段，并曝露部份所述多数个图案化的金属线段的向外 延伸的 一 表面；及多数个导电元件，电性连接于所述多数个已曝露 的部份所述多数个图案化的金属线段的向外延伸的该 表面上。
6.如权利要求5所述的种晶粒重新配置的封装 结构，其特征在于，其中该导电柱为导电材料。
7. —种晶粒堆栈的封装结构，其特征在于，包括— 第—■曰 曰曰粒及一第曰 曰曰粒，每该曰 曰曰粒的—主动面上均配置有多数个焊垫~-封装体，用以包覆每该曰 曰曰粒并曝露出每一该曰 曰曰粒的该主动面的所述多数个焊垫多数个导电柱，所述多数个导电柱是贝穿每一该曰 曰曰粒的封装体并于每该导电柱的两丄山 糊分别形成一第导电一山 顿点及第二导电A山 顺点多数个图案化的金属线段，是由每该图案化的金属线段将每该晶粒的该主动面的所述多数个焊垫电性连接至所述多数个导电柱的每该第导电4山_t 顿点上图案化的保护层，用以覆每该曰 曰曰粒的该主动面上的所述多数个焊及所述多数个图案化的金属线段，并曝露部份所述多数个图案化的属线段的向外延伸的--表面多数个导电元件，与已曝露的部份所述多类女个图案化的属线段的该表面形成电性连接:;及曰 曰曰粒堆栈结构，将该第 一 晶粒上的所述当^数个第导电丄山 乂而点电性连接至该第二晶粒的所述多类女个导电元件上。
8.如权利要求7所述的晶粒堆栈的封装结构，其 特征在于，其中该封装体由 一 高分子材料层所构成。
9.如权利要求7所述的晶粒堆栈的封装结构， 其特征在于，其中该高分子材料层为polyimide。
10. 如权利要求7所述的晶粒堆栈的封装结构， 其特征在于，其中该导电柱为导电材料。
全文摘要
一种晶粒重新配置的封装结构，包括一晶粒的主动面上配置有多数个焊垫；一封装体封装体包覆晶粒并曝露出晶粒上的多数个焊垫；多数个导电柱，是贯穿封装体封装体并于两端分别形成第一导电端点及第二导电端点；多数个图案化的金属线段，是由每一图案化的金属线段将晶粒上的多数个焊垫电性连接至多数个导电柱的每一第一导电端点；一图案化的保护层，是用以覆盖每一晶粒上的多数个焊垫及多数个图案化的金属线段，并曝露出部分多数个图案化的金属线段的向外延伸的一表面；及多数个导电元件，是电性连接于已曝露的部份图案化的金属线段的向外延伸的表面上。
文档编号H01L21/50GK101452862SQ20071019610
公开日2009年6月10日 申请日期2007年11月28日 优先权日2007年11月28日
发明者王钟鸿 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司