表面处理设备和表面处理方法

专利名称：表面处理设备和表面处理方法
技术领域：
本发明涉及包括IV族半导体的表面的处理的半导体器件的制造设备和制造方法。
背景技术：
传统上，对半导体Si基板进行湿法清洗。然而，湿法清洗存在不能够完全去除干 燥状态下的水印、不能够控制对非常薄的氧化膜的蚀刻、并需要大型设备等的问题。此外， 在湿法清洗之后使该半导体基板长时间暴露至大气时，出现在该半导体基板的表面上形成 自然氧化膜并且吸附碳原子从而妨碍Si单晶的成膜、生成膜的凹凸外形、以及在栅极绝缘 膜的界面处生成杂质能级等的问题。因此，在成膜之前，通过施加750°C以上的UHV真空加热或在H2气氛下施加800°C 以上的加热来去除表面氧化膜。然而，随着器件的微型化发展并且使用介电绝缘膜/金属 电极，需要在较低的温度下制造该器件。因而，需要在650°C以下的温度下进行器件制造。 结果，湿法清洗具有限制，并且出现对成膜前在真空下处理半导体基板的干法清洗方法的 需求。使用氩等离子体的逆溅射法是该方法的一个例子(日本特开平10-147877)。然而， 认为所公开的方法还切断半导体基板的表面上的Si-Si键。在这种情况下，出现在Si缺失 的部分上立即形成氧化膜、污染物很可能附着至Si的悬键、以及所溅射的氧化物和污染物 再次附着至基板的侧壁等的问题。这些问题不利地影响后续步骤(如妨碍外延生长和在硅 化物界面上形成高阻抗部分等)。此外，对器件的损坏也成为问题。日本特开2004-63521描述在使用等离子化的F2气体从基板的表面去除氧化硅膜 之后，照射氢自由基以去除附着至该基板的表面的F成分。日本特开平04-96226描述在使 用F2气体从基板的表面去除Si自然氧化膜之后，向该基板照射自由基化的氢以利用氢终 止键合操作。然而，由于等离子化的F2气体不仅包含自由基化的氟气而且包含离子化的氟 气，因此产生在从基板的表面去除氧化硅膜时表面凹凸的问题。另外，可能产生不仅去除基 板的表面上的氧化硅膜、而且还去除了该基板的一部分的问题。日本特开2001-102311描述以下将氟等的清洗气体供给至包括利用具有导入孔 的板与放置基板的成膜室分离开的等离子体形成室的等离子体形成部，由此通过在等离子 体形成部中生成等离子体来生成自由基，并且经由导入孔向包含基板的成膜空间导入氟自 由基，由此将这些自由基照射到基板以清洗该基板。然而，由于半导体基板的表面不能够暴 露至自由基的激发能量被抑制的气氛，因此不能够进行高度选择性的Si蚀刻，这引发了不 能够在未使表面粗糙度劣化的情况下去除自然氧化膜的问题。此外，由于半导体基板被暴露至等离子体，因此Si-Si键也断开。在该状态下，出 现在Si缺失的部分上立即形成氧化膜、污染物很可能附着至Si的悬键、并且所溅射的氧化 物和污染物再次附着至基板的侧壁等的问题。这些问题不利地影响后续步骤(如妨碍外延 生长和在硅化物界面上形成高阻抗部分等)。此外，对器件的损坏也成为问题。根据本公开， 利用等离子体积极地分解气体，以生成氢自由基和氢离子。当利用氢自由基和氢离子去除
5基板的表面上的氟残留物时，出现来自室的金属污染、由于基底Si上的蚀刻速度大而发生 过度蚀刻等的问题。此外，由于作为反应生成物的HF很可能再次附着至基板的表面，因此 没有获得充分的F去除效果。日本特开2002-217169公开了用于在同时施加由高速气体流 动所产生的摩擦应力的物理作用的情况下在真空下进行整个去除异物的清洗步骤的设备。 根据本公开，抑制了真空搬送期间的杂质吸附和自然氧化物生成，由此提高了生产效率。然 而，即使可以去除异物，约为原子层厚度的自然氧化物和表面粗糙度也残留在表面上。艮口， 为了通过在真空下连续搬送来实现器件特性提高的效果，需要用于以约原子层厚度控制Si 和自然氧化膜的高度选择性蚀刻的清洗技术，并需要在未使基板暴露至大气的情况下搬送 该基板并在该基板上成膜。该类控制技术和真空操作将提供在半导体和介电绝缘膜之间的 接合处的界面态低、并且膜中的固定电荷少的良好器件特性。

发明内容
发明要解决的问题根据相关技术的用于从基板表面去除自然氧化膜和有机物的表面处理，在基板到 达下一成膜步骤之前需要在大气中进行搬送。在大气中搬送基板期间，空气中的物质吸附 至基板的表面上，并且界面处残留自然氧化膜和碳原子等的杂质，这产生器件特性劣化的 问题。当为了在界面处不残留自然氧化膜和碳原子等的杂质而在真空下进行基板处理时， 尽管可以去除基板表面上的自然氧化膜以及有机物和碳等的杂质，但基板表面的平坦性劣 化。此外，基板表面的平坦性差引起制造成的器件的特性劣化的问题。用于解决问题的方案作出本发明以解决以上问题。根据本发明的发明人的调查，经由在将等离子体形 成室与处理室分离开的隔板上所形成的多个孔，向处理室导入由等离子体产生的自由基， 使这些自由基与单独导入处理室的处理气体混合，由此抑制自由基的激发能量以使得能够 以高的Si选择性进行基板表面处理，因而发现可以利用在未使基板表面的平坦性劣化的 情况下去除自然氧化膜和有机物的表面处理。本发明提供一种基板清洗方法，包括以下步骤将基板放置在处理室中；将等离 子体形成气体变为等离子体；经由等离子体分离用的等离子体约束电极板的自由基通过 孔，向所述处理室导入等离子体中的自由基；向所述处理室导入处理气体，以使所述处理气 体与所述自由基在所述处理室内混合；以及利用所述自由基和所述处理气体的混合气氛， 清洗所述基板的表面。本发明提供一种基板清洗方法，其中，所述基板的表面是IV族半导体材料，并且 所述等离子体形成气体和所述处理气体分别包含HF。本发明提供一种基板清洗方法，其中，所述等离子体分离用的等离子体约束电极 板包括用于向所述处理室导入等离子体中的自由基的多个自由基导入孔、以及用于向所述 处理室导入所述处理气体的多个处理气体导入孔，由此经由各自的导入孔向所述处理室中 的所述基板的表面排出所述自由基和所述处理气体。本发明提供一种半导体器件的制造方法，包括以下步骤根据如上所述的基板清 洗方法，在清洗室中清洗IV族半导体基板的表面；将清洗后的基板在未使该基板暴露至大 气的情况下从所述清洗室经由搬送室搬送至外延室；以及在所述外延室中，在所述基板的表面上外延生长外延单晶层。本发明提供一种半导体器件的制造方法，包括以下步骤将根据如上所述的制 造方法所制造的具有外延层的基板在未使该基板暴露至大气的情况下从所述外延室经由 所述搬送室搬送至溅射室；在所述溅射室中，在所述外延层上溅射介电膜；将具有所述介 电膜的基板在未使该基板暴露至大气的情况下从所述溅射室经由所述搬送室搬送至氧 化_硝化室；以及在所述氧化_硝化室中，进行所述介电膜的氧化、硝化或氧硝化。本发明提供一种根据以上方法的半导体器件的制造方法，其中，所述介电膜由从 包括Hf、La、Ta、Al、W、Ti、Si和Ge的组中选择出的一个或它们的合金构成。本发明提供一种根据以上方法的基板清洗方法，其中，通过向所述等离子体形成 气体施加高频功率来将所述等离子体形成气体变成等离子体，并且所述高频功率的密度为 0. 001 0. 25W/cm2，优选为 0. 001 0. 125W/cm2，更优选为 0. 001 0. 025W/cm2。本发明提供一种等离子体分离型的基板处理设备，用于通过在真空室中从等离子 体形成气体形成等离子体来生成自由基，并利用所述自由基和处理气体进行基板处理，所 述基板处理设备包括等离子体形成室，用于将所导入的等离子体形成气体变成等离子体； 处理室，其包含用于放置被处理基板的基板保持件；以及等离子体分离用的等离子体约束 电极板，其形成有多个自由基通过孔，并位于所述等离子体形成室和所述处理室之间，所述 等离子体约束电极板具有中空结构，形成有朝向所述处理室开口的多个处理气体导入孔， 并且布置有用于供给所述处理气体的气体导入管，其中所述等离子体形成室内部的等离 子体形成空间包含用于利用从高频电源供给的功率生成等离子体的高频施加电极；所述高 频施加电极具有贯穿通过所述高频施加电极的多个通孔；所述基板处理设备还包含用于向 所述等离子体形成室导入所述等离子体形成气体的等离子体形成气体导入簇射板；以及所 述等离子体形成气体导入簇射板具有用于向所述高频施加电极导入所述等离子体形成气 体的多个气体排出口，其中，所述高频施加电极沿着配置有所述多个自由基通过孔的等离 子体分离用的等离子体约束电极板延伸。本发明提供一种根据以上设备的基板处理设备，其中，在所述基板处理室中，体积 比V2/V1为0. 01 0. 8，其中，V2是所述高频施加电极的所述多个通孔的总体积，并且Vl 是包括所述通孔的所述高频施加电极的总体积。本发明提供一种根据以上设备的基板处理设备，其中，施加至所述高频施加电极 的高频功率的密度为0. 001 0. 25ff/cm2,优选为0. 001 0. 125ff/cm2,更优选为0. 001 0. 025W/cm2。本发明提供一种根据以上设备的基板处理设备，其中，导入至所述等离子体形成 室的所述等离子体形成气体是包含HF的气体，并且导入至所述处理室的所述处理气体是 包含HF的气体。本发明提供一种半导体器件的制造设备，包括基板清洗室，包括根据如上所述的 基板处理设备；外延生长室，用于在基板上形成外延层；以及搬送室，用于将来自所述基板 清洗室的基板在未使该基板暴露至大气的情况下搬送至所述外延生长室。本发明提供一种根据以上设备的半导体器件的制造设备，其中，还包括用于形成 介电膜的溅射室，由此允许将来自所述基板清洗室或所述外延生长室的基板在未使该基板 暴露至大气的情况下经由所述搬送室搬送至所述溅射室。
本发明提供一种根据以上设备的半导体器件的制造设备，其中，还包括用于对所 述介电膜进行氧化、硝化或氧硝化的氧化-硝化室，由此允许将来自所述基板清洗室、所述 外延生长室或所述溅射室的基板在未使该基板暴露至大气的情况下经由所述搬送室搬送 至所述氧化_硝化室。发明的效果本发明进行如下基板处理该基板处理与相关技术中的湿法清洗相比较，可以减 少半导体基板的表面上的自然氧化膜和有机杂质，并且可以在未使基板表面的平坦性劣化 的情况下去除有机氧化膜和有机物。根据本发明，为了从半导体基板的表面去除自然氧化膜以及有机杂质的污染物， 使用HF气体或至少包含HF的混合气体作为等离子体形成气体和处理气体，并且从等离子 体形成室向处理室导入自由基，同时向该处理室导入包含HF作为构成元素的气体分子，由 此使半导体基板的表面暴露至抑制自由基的激发能量的以上气氛，由此在未使基板表面的 平坦性劣化的情况下去除自然氧化膜和有机物。这不会对半导体基板造成金属污染和等离 子体损坏。尽管相关技术中的湿法清洗在还施加退火处理等的后续步骤的情况下需要不止 一个步骤以进行基板处理，但本发明仅以一个步骤进行基板处理，这高效地实现了期望效 果，降低成本，并且大大提高了处理速度。此外，对等离子体形成气体使用簇射板允许均勻 地导入生成气体，在电极部上使用通孔允许即使在低功率下也放电，并且使用配置有多个 自由基通过孔的等离子体分离用的等离子体约束电极板允许所产生的等离子体中的自由 基均勻导入处理室。实行得出约原子层厚度的精细表面粗糙度的表面处理允许在表面上形 成单晶Si和SiGe膜。通过进行基板表面处理的第一步骤和在未使单晶膜暴露至大气的情况下搬送基 板的第二步骤，界面处的杂质的量小于在大气搬送时出现的杂质的量，由此实现了良好的 装置特性。通过进行基板表面处理的第一步骤，形成单晶膜的第二步骤，溅射介电材料以形 成膜的第三步骤，进行氧化、硝化或氧硝化的第四步骤，以及在真空下搬送金属材料和溅射 膜而未使这两者暴露至大气的第五步骤，半导体和绝缘膜之间的接合界面处的杂质的量小 于大气搬送时的杂质的量，这提供了与在相关技术中实现的氧化膜等同的界面态密度和膜 中的固定电荷密度，得出滞后小的C-V曲线，得出小的泄漏电流，由此实现良好的器件特 性。


图1是本发明所使用的成膜设备的结构示例的示意图。图2是本发明所使用的设备中所安装的控制器的示意图。图3是本发明所使用的表面处理设备的结构示例的示意图。图4是本发明所使用的表面处理设备的高频施加电极部的结构示例的示意图。图5是本发明所使用的表面处理设备的等离子体约束电极板部的结构示例的示 意图。图6是示出在本发明的实施例中获得的、高频功率密度变化的情况下的自然氧化 膜/Si的图。
图7是本发明所使用的UV、X射线和微波激发自由基表面处理设备的结构示例的 示意图。图8是本发明所使用的催化化学激发自由基表面处理设备的结构示例的示意图。图9是本发明所使用的表面处理方法的示意图。图IOA和IOB是本发明所使用的搬送控制器程序的流程图。图11是本发明所使用的成膜控制器程序的流程图。图12是示出通过本发明的实施例所获得的、基板处理之后的表面粗糙度(Ra)和 表面上的SEM图像的图。图13是示出通过本发明的实施例所获得的、等离子体形成气体的比变化的情况 下的相对于处理室气体的比的表面粗糙度(Ra)的图。图14给出通过本发明的实施例所获得的、Si和SiGe生长之后的表面上的SEM图像。图15是示出通过本发明的实施例所获得的、界面处的氧和碳的原子密度的图。图16是通过本发明的实施例所获得的C-V曲线。图17示出在通过本发明的实施例所获得的界面态密度和固定电荷密度与相关技 术中的氧化膜的界面态密度和固定电荷密度之间的比较。图18是示出通过本发明的实施例所获得的等价氧化膜厚度(EOT)和泄漏电流之 间的关系的图。图19是示出通过本发明的处理所制造的MOS-FEF的图。图20是示出本发明的用于将等离子体形成气体导入等离子体室的气体导入簇射 板的效果的、氧化硅膜的蚀刻速度的基板面内分布的图。
具体实施例方式以下将说明本发明的实施例。 以下将参考附图来说明本发明的实施方式。实施例涉及将本发明应用于图1所示的成膜设备1的情况，主要涉及通过使用图3 所示的表面处理设备100的第一步骤去除形成在Si基板上的自然氧化膜和有机物的工艺。作为样本所采用的基板5是允许置于清洁空气中以在其上形成自然氧化膜的(直 径为300mm的)Si单晶基板。利用基板搬送机构(未示出)将基板5搬送至加载锁定室 50，以放置在加载锁定室50中。然后，由排气系统(未示出)对加载锁定室50排气。在排 气至期望压力、或IPa以下之后，位于加载锁定室和搬送室之间的门阀(未示出)打开，并 且该搬送室中的搬送机构(未示出)将基板5经由搬送室60搬送至表面处理设备100，并 将基板5放置在基板保持件114上。图3示出本发明的表面处理设备100。表面处理设备100包括配备有可以放置基板5的基板保持件114的处理室113、和 等离子体形成室108。通过配置有多个自由基通过孔111的等离子体分离用的等离子体约 束电极板110，将处理室113和等离子体形成室108彼此分离。从等离子体形成气体供给系统101导入等离子体形成气体以通过等离子体形成 气体供给管102，并且经由在等离子体形成气体导入簇射板107上开口的等离子体形成气
9体导入孔106进入等离子体形成室108中的等离子体形成空间109。利用该配置，等离子体 形成气体可以均勻地进入等离子体形成室108中的等离子体形成空间109。图20示出实施例中的等离子体形成气体导入簇射板107的效果。使用HF气体 作为等离子体形成气体，在流量为lOOsccm、高频功率密度为O.OlW/cm3且处理室压力为 50Pa的条件下，确定放置于处理室中的基板上的氧化硅膜的蚀刻速度。在图20中，横轴是 基板面中的晶片位置，并且纵轴是利用中央位置处的蚀刻速度标准化后的氧化硅膜的蚀刻 速度。如图20所示，当将应用等离子体形成气体导入簇射板的情况901与没有应用等离子 体形成气体导入簇射板而是应用作为现有技术的导入方法的横向方向导入的情况902进 行比较时，通过簇射板导入的情况901在面内蚀刻速度的均勻性方面更好。认为该结果的 原因是对等离子体形成空间109的均勻气体导入确保了等离子体形成空间109中的活性物 质的均勻浓度分布，并且该现象促成了这种结果。结果，连同由于以下所述的高频施加电极 104的通孔105引起的均勻等离子体形成的效果一起，进一步确保了对处理室的均勻自由 基供给。高频施加电极104沿着上方的等离子体形成气体导入簇射板107延伸，或沿着下 方的等离子体分离用的等离子体约束电极板110延伸，从而将等离子体形成室108分割成 上区域和下区域这两个区域。高频施加电极104配置有通孔105。通过从高频电源103向 高频施加电极104施加高频功率，生成等离子体。等离子体分离用的等离子体约束电极板110具有用于将等离子体形成室108与处 理室113分隔开的等离子体分离用的等离子体约束电极板的功能。等离子体约束电极板 110配置有在拒绝等离子体室中的等离子体中的离子时、允许自由基通过从而到达处理室 113的自由基导入孔111。等离子体分离用的等离子体约束电极板110具有中空结构，并且配置有朝向处理 室开口的多个处理气体导入孔。通过向该中空结构供给处理气体，可以经由朝向处理室开 口的多个处理气体导入孔112向处理室均勻地供给处理气体。处理气体导入孔112在各个 自由基导入孔111附近开口。处理气体从处理气体供给系统116通过处理气体供给管115， 并且经由朝向处理室开口的多个处理气体导入孔112进入处理室。从自由基导入孔111导 入的由等离子体形成气体产生的自由基、与从处理气体导入孔112导入的处理气体的分子 在处理室113中首次混合，然后将混合物供给至基板5的表面。如上所述，经由在将处理室113与等离子体形成室108分隔开的等离子体约束电 极板110上形成的自由基导入孔111，向处理室113导入由等离子体形成气体产生的自由 基。仅允许自由基等的电中性的分子和原子从等离子体形成室108通过在等离子体约束电 极板110上开口的自由基导入孔111，以进入处理室113，并且允许等离子体中的非常少的 离子进入处理室113。当在等离子体形成室108中离子浓度约为IX IOltl个/cm3时，处理室 中的离子浓度约为5 X IO2个/cm3，由此离子浓度减小至1000万分之一以下，这可以认为基 本上非常少的离子进入处理室。作为对比，对于自由基，根据寿命将等离子体形成室中所产 生的自由基的约几个百分比到几十个百分比输送至处理室。高频施加电极104中的通孔105采用图4所示的形状。由于电极通孔105允许电 极即使在0. 25ff/cm2以下的低功率也进一步均勻放电，因此自由基被均勻导入至处理室。电 极的多个通孔的总体积V2相对于包括通孔的高频施加电极的总体积Vl的体积比V2/V1优
10选为0. 01 0. 8。当V2/V1 < 0. 01时，自由基分布的劣化显现。当V2/V1 > 0. 8时，放电失败。以下将说明使用本发明的图1所示的成膜设备1来制造半导体器件的方法。该说明以作为第一步骤的基板处理步骤开始，并且以该步骤的条件开始。第一步 骤中使用的设备是图3所示的基板处理设备100。作为等离子体形成气体，将流量为lOOsccm的HF供给至等离子体形成室108，由 此在等离子体形成部中生成等离子体。经由在等离子体分离用的等离子体约束电极板110 中形成的自由基导入孔(自由基通过孔)111，将所生成的等离子体中的自由基供给至处理 室113。为了抑制这些自由基的激发能量，将作为处理气体的HF以lOOsccm的流量经由处 理气体导入孔112供给至处理室113。等离子体生成用的高频功率密度为0. Olff. cm2，压力 为50Pa，处理时间为5分钟，并且基板5的温度为25°C。图12示出在本发明的第一步骤之后观察到的表面粗糙度与传统的干法处理和湿 法处理的结果之间的比较。如图12所示，从本发明的第一步骤获得的表面粗糙度Ra为 0. 18nm，这是与通过利用稀氢氟酸溶液进行湿法处理(湿法清洗)所获得的0. 17nm的表面 粗糙度Ra几乎相等的良好水平。对于没有供给作为处理气体的HF气体的情况，表面粗糙 度Ra为处于粗糙水平的2. Onm。此外，即使当处理时间延长至10分钟时，也确认表面粗糙 度Ra为非粗糙水平的0. 19nm。提高了的表面平坦性归功于相对于Si选择性地去除表面 自然氧化膜和有机物。认为机制是从等离子体生成的激发能量高的HF与作为处理气体单 独导入的未激发的HF相碰撞，由此形成激发能量被抑制了的HF，并且激发能量被抑制了的 HF在不对表面上的Si原子进行蚀刻时，选择性地去除表面自然氧化膜。观察到的结果确认 了，使用本发明可以通过不需要高温预处理的干法清洗来实现与湿法清洗的表面平坦性等 同的表面平坦性。根据本发明的用于实现表面平坦性的条件仅是通过使从等离子体生成的激发能 量高的HF与作为处理气体单独导入的未激发的HF混合并相碰撞来形成激发能量被抑制了 的HF。因此，如果满足了以上条件，则不限制本实施例的结构。S卩，根据本实施例，经由作为等离子体约束电极板中的多个通孔的自由基导入孔 向基板供给由等离子体生成的自由基，同时经由该电极板中所形成的多个处理气体供给孔 供给处理气体。然而，为了获得平坦性，结构未必限制为本实施例所给出的结构，并且通过 使包含HF气体的气体等离子化、并通过使用在拒绝大部分离子时仅允许中性活性物质通 过的设备将激发了的活性物质单独导入处理室、并且进一步通过从处理室的任意部分导入 未激发的HF气体，可以获得该效果。然而，从均勻性的观点，并且特别在需要对大直径的基板进行均勻处理时，需要向 该基板均勻地供给自由基和未激发的处理气体这两者。为此，如本实施例一样，优选采用从 面向基板的电极板簇射供给自由基、并且还允许同时簇射供给处理气体的结构。尽管本实施例通过利用高频施加的等离子体形成来进行自由基生成，但可以通过 利用微波的等离子体形成和其它方法来进行自由基生成。具体地，还可以通过图7给出的 UV、X射线和微波激发以及图8给出的催化化学激发来进行自由基生成。在图7中，从导 入室203向等离子体气体照射UV、X射线和微波，以使等离子体气体变成等离子体。在图7 中，附图标记5表示基板，附图标记201表示等离子体形成气体供给系统，附图标记202表示等离子体形成气体供给管，附图标记204表示配置有多个自由基通过孔的等离子体分离 用的等离子体约束电极板，附图标记205表示自由基导入孔，附图标记206表示处理气体导 入孔，附图标记207表示处理室，附图标记208表示基板保持件，附图标记209表示处理气 体供给管，附图标记210表示处理气体供给系统，并且附图标记211表示排气系统。该处理 气体系统具有与图3的结构相同的结构。图8示出由加热催化剂体303使气体变成等离子 体的结构。附图标记5表示基板，附图标记301表示等离子体形成气体供给系统，附图标记 302表示等离子体形成气体供给管，附图标记304表示配置有多个自由基通过孔的等离子 体分离用的等离子体约束电极板，附图标记305表示自由基导入孔，附图标记306表示处理 气体导入孔，附图标记307表示处理室，附图标记308表示基板保持件，附图标记309表示 处理气体供给管，附图标记310表示处理气体供给系统，并且附图标记311表示排气系统。 该处理气体系统具有与图3的结构相同的结构。对于导入至等离子体形成室的等离子体形成气体，本实施例仅使用HF。仅需要等 离子体形成气体至少包含HF，并且特别地，可以使用利用Ar稀释了的HF。通过生成等离子 体，并且通过使等离子体通过等离子体约束电极板110，自由基进入处理室113。对于进入 处理室113的处理气体，本实施例仅使用HF。仅需要处理气体至少包含HF，并且特别地，可 以使用利用Ar稀释了的HF。通过将经由在等离子体约束电极板110上开口的自由基导入 孔111导入至处理室113的自由基与从处理气体导入孔112导入的处理气体混合，产生自 由基的激发能量被抑制的气氛。然后，相对于基板材料的Si，选择性地去除位于基板的表面 上的自然氧化膜和有机物，由此在抑制表面粗糙化的同时进行基板表面处理。从基板处理之后的表面粗糙度的观点，HF流量相对于总气体流量的比例优选为 0.2 1.0。以下说明确认该比例范围的试验结果。图13示出在使用HF与Ar的混合气体分别作为等离子体形成气体和处理气体的 情况下、表面粗糙度对HF混合比的依赖性。如图13所示，改变处理气体中HF相对于Ar的 混合比改变了去除自然氧化膜之后的表面粗糙度。HF气体流量的增加使表面粗糙度减小。 即使在使用HF气体作为要供给至等离子体形成室108的等离子体形成气体时、并且当经由 在等离子体分离用的等离子体约束电极板110中形成的自由基导入孔111供给自由基时， 仅供给Ar作为处理气体的情况也未能去除基板表面上的自然氧化膜，并且未能实现期望 的表面处理的目的。对于供给HF气体作为等离子体形成气体并且不存在处理气体的情况， 表面粗糙度Ra为2. 5nm，这与使用HF气体的情况相比较变差。本实施例使用Si基板。然 而，本发明的基板表面处理不限于Si基板的表面处理。具体而言，仅要求利用Si和SiGe 等的IV族半导体构造基板表面。更具体地，可以将基板表面处理应用于去除附着至或沉积 在玻璃基板上的薄的Si层等的IV族半导体的表面上的自然氧化膜和有机污染物的情况。施加至高频施加电极104上的高频功率密度优选为0. 001 0. 25W/cm2。图6示出针对使用HF气体作为等离子体形成气体并使用HF作为处理气体的情 况、自然氧化膜/Si(自然氧化膜相对于Si的蚀刻速度比)对高频功率密度的依赖性。高 频功率密度的减小抑制了 Si蚀刻，由此仅选择性地蚀刻自然氧化膜。自然氧化膜的蚀刻量 与Si的蚀刻量相除的值被定义为“自然氧化膜/Si”。高频功率密度的减小使Si的蚀刻量 相对减少，以使得“自然氧化膜/Si”增大。另一方面，高频功率密度的增大使Si的蚀刻显 著增多，由此使“自然氧化膜/Si”减小。高频功率密度的增大促使Si的蚀刻，这使表面粗糙化。为了减轻表面粗糙化，需要使“自然氧化膜/Si”增大，并且使高频功率密度减小。为 此，选择高频功率密度为以上范围0. 001 0. 25W/cm2，优选为0. 001 0. 125ff/cm2,更优选 为 0. 001 0. 025W/cm2。然后，说明作为第二步骤的Si和SiGe外延单晶生长步骤及其条件。该说明是针对以下工艺的使用图1给出的成膜设备1并使用图3给出的表面处 理设备100进行第一步骤，以去除Si基板上所形成的自然氧化膜，然后将该基板经由真空 搬送室60搬送至CVD设备20，以进行在处理后的基板表面上生长Si和SiGe单晶膜的第二步骤。
在第一步骤中在基板的表面上对该基板进行处理，然后作为第二步骤，在CVD设 备20中，在基板温度为600°C、Si2H6供给量为36SCCm、并且压力保持为2E_3Pa的条件下， 对该基板进行处理3分钟。之后，在基板温度为600°、Si2H6和GeH4供给量分别为36sCCm、 并且压力保持为4E-3Pa的条件下，对该基板进行处理3分钟。由此，如图14所示，处理后 的基板得出与通过使用稀释了的氢氟酸的湿法清洗所处理的基板的表面粗糙度等同的Si 上的SiGe单晶生长表面的表面粗糙度，从而提供良好的SiGe单晶膜。如图15所示，与在 湿法清洗之后进行以上Si/SiGe生长的情况相比较，本实施例的情况得出Si基板和生长 的Si之间的界面处的较小的氧和碳的原子密度。具体而言，界面处的氧和碳的原子密度为 2X102°个原子/cm3以下。该现象是由于通过在清洗之后对基板进行真空搬送而未使其暴 露至大气、抑制了氧和碳杂质被吸附到表面上。在CVD设备20中Si和SiGe单晶膜的生成 工艺中，可以使用Si2H6和GeH4等的氢化气体、氢化气体与B2H6、PH3和AsH3等的掺杂材料气 体的混合物、或代替Si2H6的SiH4。以下说明作为第三步骤的介电膜溅射成膜步骤、作为第四步骤的所形成的介电膜 的氧化_硝化步骤、以及作为第五步骤的电极溅射步骤。在第二步骤之后，对基板进行用于制造FET器件的工艺。该工艺包括第三步骤， 用于经由搬送室60在溅射设备40中对介电材料进行溅射成膜；第四步骤，用于通过搬送室 60将基板搬送至氧化-硝化设备30，以在氧化-硝化设备30中对介电材料进行氧化；以及 第五步骤，用于通过搬送室60将基板搬送至溅射设备40，以在溅射设备40中对金属电极材 料进行溅射。由各个搬送或工艺控制器70 74分别控制设备10 50。可以由除溅射以 外的CVD来进行第三步骤中的介电材料成膜。同样，可以由除溅射以外的CVD来进行第五 步骤中的金属电极材料成膜。利用图3所示的表面处理设备100，进行第一步骤以去除自然氧化膜，并进行第二 步骤以生长Si单晶膜。然后，基板5通过真空搬送室60进入电介质-电极溅射设备40，而 未使基板暴露至大气，在电介质-电极溅射设备40中进行Hf的溅射成膜，并且在未使该介 电材料的表面暴露至大气的情况下经由真空搬送室60将基板搬送至氧化_硝化设备30，以 对所形成的介电材料膜进行氧化，由此进行等离子体和自由基氧化。此外，在未使基板暴露 至大气的情况下经由真空搬送室60将基板5搬送至电介质-电极溅射设备40，由此进行溅 射以形成TiN电极膜。评价所获得的器件的特性。在图16、图17和图18中给出数据。图16示出在向电极部施加电压的情况下通过分别测量利用本发明和利用相关技 术(代替第一步骤而应用湿法清洗)制备的样本的电容所绘制的C-V曲线。与产生约30mV 的滞后的相关技术的样本相比较，本发明的样本实现了 IOmV的滞后的良好结果。
13
图17示出在利用本发明所获得的界面态密度和固定电荷密度与在相关技术(代 替第一步骤而应用湿法清洗)中获得的界面态密度和固定电荷密度之间的比较。利用本发 明的工艺制备样本，以确定计算界面态密度和固定电荷密度所依据的C-V曲线。如图15所 示，由于在第一步骤中进行基板清洗之后通过第二步骤所形成的Si膜的表面上的氧和碳 杂质的量少，因此界面态密度和固定电荷密度这两者均小于相关技术中的界面态密度和固 定电荷密度。该现象是干法清洗之后在真空下进行连续处理的效果。图1所示的成膜设备1具有为各工艺设备和各搬送设备所设置的、用于在真空下 进行整个工艺的控制器。即，搬送控制器70在输入部处接收从关注设备生成的输入信号， 运行被编程为使处理器可以根据流程图工作的搬送程序，由此将用于将基板经由真空搬送 搬送至各工艺设备的动作命令输出至关注设备。工艺控制器A D (71 74)从工艺设备接 收输入信号，运行被编程为根据流程图进行处理的程序，由此将动作命令输出至关注设备。 控制器70或控制器71 74的结构是图2所给出的、包括输入部82、其内具有程序和数据 的存储器部83、处理器84和输出部85的结构。该结构基本是控制关注设备的计算机结构。图10示出搬送控制器70和工艺控制器A D(71 74)的控制。在步骤610中， 制备其上形成有自然氧化膜的Si基板。搬送控制器70进行控制，从而使用加载锁定设备 50搬送基板(步骤611)。此外，搬送控制器70向表面处理设备100生成用于建立真空度 为lE-4Pa以下的真空的命令，然后经由搬送室60将基板5搬送至表面处理设备100，从而 将该基板放置在基板保持件上。工艺控制器A 71控制用于向基板5施加表面处理的上述 第一步骤的过程(步骤613)。搬送控制器70控制CVD成膜设备20进行真空排气，以建立真空度为lE_4Pa以下 的真空，然后经由搬送室60将基板5从表面处理设备100移动至CVD成膜设备20，从而将 基板5放置在CVD成膜设备20中。工艺控制器B 72控制用于在CVD成膜设备20中处理单晶生长的上述第二步骤 (步骤615)。紧挨该工艺之后，工艺控制器B72经由搬送室60将基板移动至电介质-电极 溅射设备40中，以进行电介质-电极溅射成膜的第三步骤(步骤616)。工艺控制器C 73控制用于在电介质_电极溅射设备40中进行成膜处理的第三步 骤(步骤617)。搬送控制器70在氧化-硝化设备30中建立真空度为lE-4Pa以下的真空， 并经由搬送室60将基板5从电介质-电极溅射设备40移动至氧化-硝化设备30中(步 骤618)。工艺控制器D 74进行用于在氧化_硝化设备30中执行第四步骤的控制(步骤 619)。紧挨该工艺之后，工艺控制器D 74经由搬送室60将基板5移动至电介质-电极溅 射设备40中，以进行金属电极溅射成膜的第五步骤(步骤620)。工艺控制器C 73进行用 于在电介质-电极溅射设备40中执行实施例3的成膜处理的控制(步骤621)。然后，搬送 控制器70使用加载锁定设备50使搬送室60开放至大气(步骤622)。通过本发明的上述处理，制造出图19所示的MOS场效应晶体管(FET)90。采用 HfO膜作为位于Si基板91的源极区域92和漏极区域93之间的、栅极电极94下方的电介 质栅极绝缘膜95。除HfO以外，优选的栅极绝缘膜95包括Hf、La、Ta、Al、W、Ti、Si、Ge或 其合金的膜，并且更具体地,可以应用 HfN、HfON, HfLaO, HfLaN, HfLaON, HfAlLaO, HfAlLaN, HfAlLa0N、LaA10、LaAlN、LaA10N、La0、LaN、La0N、HfSi0 和 HfSiON。其相对介电常数为 3. 9 100，并且固定电荷密度为0 lXlO^cnT2。栅极绝缘层的膜厚度被设置为0. 5 5. Onm。
术语“固定电荷”还被称为“固定氧化膜电荷”，其表示存在于SiO2膜中的、并且在 SiO2膜中固定而没有在电场等中移动的电荷。固定氧化膜电荷因氧化膜中的结构缺陷而显 现，并且依赖于氧化膜的形成状态或其热处理。通常，在Si-SiO2界面附近存在由于硅中Si 的悬键所产生的正固定电荷。固定氧化膜电荷使MOS结构的C-V特性与栅极电压轴平行地 移动。利用C-V法确定固定电荷密度。作为图19中的MOS-FET的栅极电极94，应用Ti、Al、TiN、TaN和W等的金属；多晶 硅(B (硼)掺杂p型或P (磷)掺杂n型)；以及Ni-FUSI (完全硅化物)。通过本发明的方法、即通过处理其上形成有自然氧化膜的Si基板的表面、在未暴 露至大气的情况下生长Si单晶膜、在未使基板暴露至大气的情况下进行溅射以形成Hf等 的介电膜、并对其进行氧化和硝化的方法所制备成的半导体/绝缘膜接合部分与在大气搬 送下制备的接合部分相比，固定电荷较少并且界面态较低。因此，该接合部分得出如图16 所示的滞后小的C-V曲线，其中泄漏电流少，由此提供良好的器件特性。术语“界面态”表 示不同类型的半导体的接合部分的界面上以及半导体与金属或绝缘材料之间的接合部分 的界面上出现的电子的能量级。由于界面上的半导体面处于切断原子之间的键合的状态， 因此出现被称为悬键的未键合状态，由此产生允许俘获电荷的能量级。此外，界面上的杂质 或缺陷产生允许俘获电荷的能量级或界面态。通常，界面态展示出长应答时间并且不稳定， 因而经常不利地影响器件特性。界面态越低表示界面越好。利用C-V法确定界面态密度。如图1所示，本发明的成膜设备使用包括表面处理单元100、CVD成膜单元20、电 介质_电极溅射单元30、氧化-硝化单元40、加载互锁室50和转移室60中的每一个单元 的结构。然而，这些单元各自的数量未必是一个，并且根据吞吐量、膜结构等可以应用不止 一个的各单元。例如，为了增大吞吐量，可以由分别分配有加载和卸载功能的多个加载锁定 室来替换该加载锁定室。此外，例如，可以由分别分配有形成介电膜和形成电极的功能的两 个以上的溅射单元来替换溅射单元30。然而，为了有效地使用根据本发明的允许在保持平坦表面时进行干法基板表面处 理的基板处理方法，针对各个表面处理单元100、CVD成膜设备20、加载锁定室50和搬送室 60，优选具有至少一个单元。利用该结构，存在加载锁定室使得可以在稳定的真空排气了的 气氛中以高吞吐量进行干法基板表面处理，并且通过在未使基板暴露至大气的情况下在真 空下经由搬送室将基板搬送至CVD成膜单元的成膜，允许Si基板表面和CVD成膜后的Si/ SiGe层之间的界面状态保持良好。另外，为了有效地使用根据本发明的允许在保持平坦表面时处理干法基板表面的 基板处理方法，针对各个表面处理单元100、电介质-电极溅射单元30、加载锁定室50和搬 送室60，优选具有至少一个单元。利用该结构，存在加载锁定室使得可以在稳定的真空排气 了的气氛下以高吞吐量进行干法基板表面处理。并且通过在未使基板暴露至大气的情况下 在真空下经由搬送室将基板搬送至电介质_电极溅射单元30的成膜，允许在Si基板表面 与作为通过在Si基板表面上进行溅射所制备的绝缘膜的基底的介电膜或导电性膜之间的 界面状态保持良好。尽管本实施例在附图中没有给出CVD成膜单元20的详细内容，但可以应用任意类 型的外延成膜单元，只要该单元配置有以下即可室；基板加热机构，用于对用于保持基板 的基板保持件及被保持到该基板保持件的基板这两者进行加热；气体导入机构，用于供给包含原料气体的气体以进行CVD成膜；以及排气部件，用于对室内气氛进行排气。同样，附图中没有给出溅射单元30的详细内容。然而，溅射单元30可以是任意类 型，只要该单元具有以下即可室；基板保持件，用于保持基板；用于向室内导入气体的机 构；排气部件，用于对室内气氛进行排气；溅射阴极，用于安装由介电性或导电性金属构成 的靶；以及高频电源机构或直流电源机构。用于将由介电性或导电性金属构成的靶(未示出)安装在溅射单元30中的溅射 阴极的数量未必是一个，并且可以应用用于形成多个连续膜或不连续膜、并用于安装多个 靶的多个溅射阴极。从所形成的膜的厚度分布的均勻性的观点，优选基板保持件配置有用 于使所安装的基板转动的转动机构。为了允许利用反应溅射的成膜，优选溅射单元30的气 体导入机构不仅导入Ar等的惰性气体，而且导入N2和O2等的活性气体、或者活性气体与Ar 气体的混合物。
权利要求
一种基板清洗方法，包括以下步骤将基板放置在处理室中；将等离子体形成气体变为等离子体；经由等离子体分离用的等离子体约束电极板的自由基通过孔，向所述处理室导入等离子体中的自由基；向所述处理室导入处理气体，以使所述处理气体与所述自由基在所述处理室内混合；以及利用所述自由基和所述处理气体的混合气氛，清洗所述基板的表面。
2.根据权利要求1所述的基板清洗方法，其特征在于，所述基板的表面是IV族半导体 材料，并且所述等离子体形成气体和所述处理气体分别包含HF。
3.根据权利要求1所述的基板清洗方法，其特征在于，所述等离子体分离用的等离子 体约束电极板包括用于向所述处理室导入等离子体中的自由基的多个自由基导入孔、以及 用于向所述处理室导入所述处理气体的多个处理气体导入孔，由此经由各自的导入孔向所 述处理室中的所述基板的表面排出所述自由基和所述处理气体。
4.一种半导体器件的制造方法，包括以下步骤根据权利要求1所述的基板清洗方法，在清洗室中清洗IV族半导体基板的表面；将清洗后的基板在未使该基板暴露至大气的情况下从所述清洗室经由搬送室搬送至 外延室；以及在所述外延室中，在所述基板的表面上外延生长外延单晶层。
5.一种半导体器件的制造方法，包括以下步骤将根据权利要求4所述的制造方法所制造的具有外延层的基板在未使该基板暴露至 大气的情况下从所述外延室经由所述搬送室搬送至溅射室；在所述溅射室中，在所述外延层上溅射介电膜；将具有所述介电膜的基板在未使该基板暴露至大气的情况下从所述溅射室经由所述 搬送室搬送至氧化_硝化室；以及在所述氧化_硝化室中，进行所述介电膜的氧化、硝化或氧硝化。
6.根据权利要求5所述的制造方法，其特征在于，所述介电膜由从包括Hf、La、Ta、Al、 W、Ti、Si和Ge的组中选择出的一个或它们的合金构成。
7.根据权利要求1所述的基板清洗方法，其特征在于，通过向所述等离子体形成气 体施加高频功率来将所述等离子体形成气体变成等离子体，并且所述高频功率的密度为 0. 001 0. 25W/cm2，优选为 0. 001 0. 125W/cm2，更优选为 0. 001 0. 025W/cm2。
8.根据权利要求2所述的基板清洗方法，其特征在于，还包括在清洗后的IV族半导体 材料的基板表面上生长外延单晶层的步骤。
9.根据权利要求3所述的基板清洗方法，其特征在于，所述基板的表面是IV族半导体 材料，并且所述等离子体形成气体和所述处理气体分别包含HF。
10.根据权利要求9所述的基板清洗方法，其特征在于，还包括在清洗后的IV族半导体 材料的基板表面上生长外延单晶层的步骤。
11.根据权利要求7所述的基板清洗方法，其特征在于，所述基板的表面是IV族半导体 材料，并且所述等离子体形成气体和所述处理气体分别包含HF。
12.根据权利要求11所述的基板清洗方法，其特征在于，还包括在清洗后的IV族半导 体材料的基板表面上生长外延单晶层的步骤。
13.根据权利要求3所述的基板清洗方法，其特征在于，通过向所述等离子体形成气 体施加高频功率来将所述等离子体形成气体变成等离子体，并且所述高频功率的密度为 0. 001 0. 25W/cm2，优选为 0. 001 0. 125W/cm2，更优选为 0. 001 0. 025W/cm2。
14.根据权利要求13所述的基板清洗方法，其特征在于，所述基板的表面是IV族半导 体材料，并且所述等离子体形成气体和所述处理气体分别包含HF。
15.根据权利要求14所述的基板清洗方法，其特征在于，还包括在清洗后的IV族半导 体材料的基板表面上生长外延单晶层的步骤。
16.一种等离子体分离型的基板处理设备，用于通过在真空室中从等离子体形成气体 形成等离子体来生成自由基，并利用所述自由基和处理气体进行基板处理，所述基板处理 设备包括等离子体形成室，用于将所导入的等离子体形成气体变成等离子体； 处理室，其包含用于放置被处理基板的基板保持件；以及等离子体分离用的等离子体约束电极板，其形成有多个自由基通过孔，并位于所述等 离子体形成室和所述处理室之间，所述等离子体约束电极板具有中空结构，形成有朝向所述处理室开口的多个处理气体 导入孔，并且布置有用于供给所述处理气体的气体导入管，其中所述等离子体形成室内部的等离子体形成空间包含用于利用从高频电源供给的功率 生成等离子体的高频施加电极；所述高频施加电极具有贯穿通过所述高频施加电极的多个通孔； 所述基板处理设备还包含用于向所述等离子体形成室导入所述等离子体形成气体的 等离子体形成气体导入簇射板；以及所述等离子体形成气体导入簇射板具有用于向所述高频施加电极导入所述等离子体 形成气体的多个气体排出口，其中，所述高频施加电极沿着配置有所述多个自由基通过孔 的等离子体分离用的等离子体约束电极板延伸。
17.根据权利要求16所述的基板处理设备，其特征在于，体积比V2/V1为0.01 0. 8， 其中，V2是所述高频施加电极的所述多个通孔的总体积，并且Vl是包括所述通孔的所述高 频施加电极的总体积。
18.根据权利要求16所述的基板处理设备，其特征在于，施加至所述高频施加电极的 高频功率的密度为0. 001 0. 25ff/cm2,优选为0. 001 0. 125ff/cm2,更优选为0. 001 0. 025W/cm2。
19.根据权利要求16所述的基板处理设备，其特征在于，导入至所述等离子体形成室 的所述等离子体形成气体是包含HF的气体，并且导入至所述处理室的所述处理气体是包 含HF的气体。
20.一种半导体器件的制造设备，包括基板清洗室，包括根据权利要求16所述的基板处理设备； 外延生长室，用于在基板上形成外延层；以及搬送室，用于将来自所述基板清洗室的基板在未使该基板暴露至大气的情况下搬送至所述外延生长室。
21.根据权利要求20所述的制造设备，其特征在于，还包括用于形成介电膜的溅射室， 由此允许将来自所述基板清洗室或所述外延生长室的基板在未使该基板暴露至大气的情 况下经由所述搬送室搬送至所述溅射室。
22.根据权利要求21所述的制造设备，其特征在于，还包括用于对所述介电膜进行氧 化、硝化或氧硝化的氧化-硝化室，由此允许将来自所述基板清洗室、所述外延生长室或所 述溅射室的基板在未使该基板暴露至大气的情况下经由所述搬送室搬送至所述氧化_硝 化室。全文摘要
本发明提供一种表面处理设备，其中，尽管经由导入孔向处理室供给在等离子体生成室中生成的HF衍生自由基并且在自由基导入孔附近供给作为处理气体的HF气体分子、从而抑制激发能量并由此提高Si的选择性以去除自然氧化膜的干法处理，但可以实现能够实现与要求高温处理的湿法清洗等同的良好表面平坦性的表面处理，并且可以在表面处理后的基板上生长Si单晶膜。在Si单晶膜形成之后的基板的表面上，氧和碳等的杂质的量少。在Si单晶膜生长表面上溅射Hf等，之后进行氧化和硝化以形成HfO绝缘膜等的介电绝缘膜。然后形成金属电极膜。在未使基板暴露至空气的情况下执行这些步骤，界面上的杂质吸附被抑制，并且可以提供滞后小的C-V曲线。因此，在MOS-FET中，可以实现良好的器件特性。
文档编号H01L21/304GK101971298SQ20078010215
公开日2011年2月9日 申请日期2007年11月2日 优先权日2007年11月2日
发明者池本学, 清野拓哉, 真下公子 申请人:佳能安内华股份有限公司