专利名称：形成半导体器件微图案的方法
技术领域：
本发明涉及形成半导体器件微图案的方法，更具体涉及形成如应用于 形成DRAM位线接触孔的微图案的方法。
背景技术：
随着半导体器件集成度的增加，最小线宽逐渐缩小。为了实现由于器 件集成度更高而导致的期望微线宽，釆用了几种工艺方法。然而，使用间隔物形成的微图案仅仅可应用于线和间隔图案。具体地， 所述微图案可用于单元栅极区图案具有非常简单图案的情况下，例如 NAND快闪存储器件或具有优异规则性的二维阵列。如果使用双曝光和蚀 刻技术(DEET)方法，可形成DRAM的位线接触孔图案，但是临界尺寸 (CD)由于覆盖问题而变得不规则。另外，由于必须两次实施掩模形成过 程，所以增加了制造成本。发明内容本发明涉及通过形成具有第一接触孔的第一辅助图案来形成具有目标 CD的微图案，其中所述第一接触孔在形成四边形的四个相邻绝缘图案的 中心处和具有与绝缘图案相同的形状，并且本发明也可应用于DRAM位 线接触孔形成过程。根据本发明第一实施方案的半导体器件微图案的形成方法，在半导体 衬底上形成蚀刻目标层、第一硬掩模层和菱形绝缘图案。在包括绝缘图案 的第一硬掩模层上形成第一辅助图案，其中在形成四边形的四个相邻绝缘 图案的中心处形成具有与绝缘图案相同形状的接触孔。通过蚀刻第一辅助 图案形成第二辅助图案使得暴露出绝缘图案的顶表面。除去暴露的绝缘图案。通过利用以第二辅助图案作为蚀刻掩模的蚀刻过程来蚀刻第 一硬掩模 层来形成第一硬掩模图案。利用第一硬掩模图案蚀刻蚀刻目标层。
所述蚀刻目标层可以具有导电层和绝缘层的堆叠结构。第一硬掩模层
可以具有非晶碳层和SiON层的堆叠结构。绝缘图案可由氧化物制成。
第一辅助图案由碳层或多晶硅层形成。第一辅助图案具有不同于绝缘 图案的蚀刻选择性。第一辅助图案可以形成至一定的厚度，使得在绝缘图 案的端部的侧壁上形成的第一辅助图案与在相邻绝缘图案的端部的侧壁 上形成的第一辅助图案相接触。在接触孔的周边区域中形成的第一辅助图 案可以相对于在绝缘图案上形成的第一辅助图案具有台阶。在接触孔的周 边区域中形成的第一辅助图案的高度可低于在绝缘图案上形成的第一辅 助图案。可以在第一辅助图案上进一步形成第二硬^^模层，使得在形成第 一辅助图案之后填隙接触孑L之间的间隔。第二硬掩模层可以由导电材料或 绝缘材料制成。第二硬掩模层可以由包含硅(Si)的有机底部抗反射涂层 (OBARC )材料或旋涂玻璃(SOG)材料制成。当使用SOG材料时在沉 积过程之后进一步实施烘焙过程。第二硬掩模层可以具有不同于第一辅助 图案的蚀刻选择性。在第二硬掩模层形成之后，可进一步除去第二硬掩模 层直至暴露出第 一辅助图案的顶表面。
利用回蚀刻过程蚀刻第一辅助图案。在形成在绝缘图案上的第一辅助 图案的蚀刻过程中，也可以部分除去在接触孔的周边区域中形成的第一辅 助图案的顶表面。在绝缘图案的除去过程中，还除去残留的第二硬掩模层。 在接触孔的周边区域中形成的第二辅助图案可以相对于在绝缘图案的周 边区域中形成的第二辅助图案具有台阶。在接触孔的周边区域中形成的第 二辅助图案的高度低于在绝缘图案上形成的第二辅助图案。
根据本发明第二实施方案的半导体器件微图案的形成方法，在半导体 衬底上形成蚀刻目标层、第一硬掩模层和菱形绝缘图案。在包括绝缘图案 的第一硬掩模层上形成第一辅助图案，其中在形成四边形的四个相邻绝缘 图案的中心处形成具有与绝缘图案相同形状的接触孔。在第一辅助图案之 间形成第二硬掩模层。通过蚀刻第一辅助图案形成第二辅助图案，使得绝 缘图案的顶表面暴露。除去暴露的绝缘图案和第二硬掩模。通过利用以第 二辅助图案作为蚀刻掩模的蚀刻过程来蚀刻第 一硬掩模层以形成第 一硬 掩模图案。利用第一硬4^模图案蚀刻蚀刻目标层。所述蚀刻目标层可以具有导电层和绝缘层的堆叠结构。第一硬掩模层层可以具有非晶碳层和SiON层的堆叠结构。绝缘图案可由氧化物制成。第一辅助图案可以由碳层或多晶硅层形成。第一辅助图案可具有不同 于绝缘图案的蚀刻选择性。第一辅助图案可以形成至一定的厚度，使得在 绝缘图案的端部的侧壁上形成的第一辅助图案与在相邻绝缘图案的端部 的侧壁上形成的第一辅助图案相接触。在接触孔的周边区域中形成的第一 辅助图案相对于在绝缘图案上形成的第一辅助图案具有台阶。在接触孔的 周边区域中形成的第一辅助图案的高度低于在绝缘图案上形成的第一辅 助图案。第二硬掩模层可以由导电材料或绝缘材料制成。第二硬掩模层可以由 包含珪(Si)的OBARC材料或SOG材料制成。当使用SOG材料时，在 沉积过程之后可以进一步实施烘焙过程。第二硬掩模层可具有不同于第一 辅助图案的蚀刻选择性。可以利用回蚀刻过程蚀刻第一辅助图案。在形成在绝缘图案上的第一 辅助图案的蚀刻过程中，也可以部分除去在接触孔的周边区域中形成的第 一辅助图案的顶表面。在接触孔的周边区域形成的第二辅助图案相对于在 绝缘图案的周边区域中形成的第二辅助图案具有台阶。在接触孔的周边区域中形成的第二辅助图案的高度低于在绝缘图案周边区域中形成的第二 辅助图案。
图1A至1H为图示说明根据本发明的 一个实施方案的形成半导体器件 微图案的方法的平面图。图2A至2H为沿着图1A至1H的线A-A的器件的截面图。图3A至3H为沿着图1A至1H的线B-B的器件的截面图。
具体实施方式
将参照附图描述根据本发明的具体实施方案。图1A至1H为图示说明根据本发明的实施方案的形成半导体器件微图 案的方法的平面图。图2A至2H为沿着图1A至1H的线A-A的器件的截 面图。图3A至3H为沿着图1A至1H的线B-B的器件的截面图。为了简单起见，仅仅说明在单元区域中的工艺步骤。参照图1A、 2A和3A，在半导体衬底100上顺序形成蚀刻目标层102、 第一硬掩模层104和绝缘层106。蚀刻目标层102可以具有包括导电层和 绝缘层的堆叠结构，以形成位线接触孔。第一硬掩模层104可以具有包括 非晶碳层104a和氧氮化硅(SiON)层104b的堆叠结构。绝缘层106可由 氧化物形成。因为氧化物是透明的，因此利用氧化物作为绝缘层106，这 使得可以在后续光刻胶图案形成过程中进行晶片对准，并且因此不需要实 施另外的过程用于对准晶片。在绝缘层106上形成光刻胶图案108。在现有技术中，在后续过程中 形成光刻胶图案108，使得将要形成位线接触孔的区域被打开。然而，在 本发明中，利用后续过程仅^ME将要形成位线接触孔的区域中形成光刻胶 图案108。另外，与现有的四边形形状不同，每一个光刻胶图案108具有 菱形形状(或钻石形状)。参照图1B、 2B和3B，通过利用光刻胶图案108作为蚀刻掩模蚀刻绝 缘层106来形成绝缘图案106a。然后除去光刻胶图案108。每一个绝缘图 案106a具有菱形形状，其和光刻胶图案108的形糾目同。参照图1C、 2C和3C，在第一硬掩模层104和绝缘图案106a的顶表 面上形成第一辅助图案110。第一辅助图案110可以由碳层或多晶硅层形 成。使用碳层或多晶硅层作为第一辅助图案110，这是因为这些层具有与 绝缘图案106a不同的蚀刻选择性。这意味着可除去绝缘图案106a同时防 止第一辅助图案110在后续蚀刻过程中受损。为此，第一辅助图案110可 以由与绝缘图案106a具有不同蚀刻选择性的材料制成。如果在具有菱形形状的绝缘图案106a的端部的侧壁上形成的第一辅 助图案110形成至一定厚度，使得其与在相邻绝缘图案106a的端部的侧壁 上形成的第一辅助图案110相接触(用"a"表示)。在形成四边形的四个 相邻绝缘图案106a的中心处形成具有第 一接触孔112的第 一辅助图案110 ， 所述第一接触孔112具有与绝缘图案106a相同的形状，如图1C所示。第 一接触孔112是在后续过程中形成位线接触孔的区域。在第一接触孔112 的形成过程中，在第一接触孔112的周边区域中形成的第一辅助图案110 的高度比在绝缘图案106a上形成的第一辅助图案110低台阶b。参照图1D、 2D和3D,在第一接触孔112的周边区域中形成的第一辅助图案110、形成在绝缘图案106a上的第一辅助图案110和氧氮化珪 (SiON)层104b上形成第二硬掩模层114，从而填隙第一接触孔112。第 二硬掩模层114可以由导电材料或绝缘材料制成，例如具有良好填隙特性 的旋涂玻璃(SOG)材料或包含硅(Si)的有机底部抗反射涂层(OBARC ) 材料。SOG材料含有杂质和水分并因此必须在沉积过程之后经历烘焙过程 以除去它们。第二硬掩模层114可以具有不同于第一辅助图案110的蚀刻 选择性。形成第二硬掩模层U4,使得它可以防止在第一辅助图案110的后续蚀 刻过程中，对由于第一接触孔112而暴露的氧氮化珪(SiON)层104b的 损伤。然而，为了减少工艺步骤，可省略第二硬掩模层114。在省略第二 硬掩模层114的形成过程的情况下，在第一辅助图案110的后续蚀刻过程 中由于第一接触孔112而暴露的氧氮化珪(SiON)层104b可部分受损， 但是将不影响后续过程。另夕卜，在除去绝缘图案106a的后续过程中，为了 防止所暴露的氧氮化硅(SiON)层104b过度受损，氧氮化硅(SiON)层 104b可具有不同于绝缘图案106a的氧化物的蚀刻选择性。参照图1E、 2E和3E，利用蚀刻过程蚀刻第二硬掩模层114，直至暴 露出第一辅助图案110的顶表面。利用蚀刻过程暴露第一辅助图案110, 直至暴露出绝缘图案106a的顶表面，由此形成第二辅助图案110a。利用 回蚀刻工艺实施蚀刻过程。在第二辅助图案110a的形成过程中，部分除去 在第一接触孔112的周边区域中形成的第二辅助图案110a的顶表面，这样 第二辅助图案110a相对于残留的第二硬4^模层114具有台阶c。参照图1F、 2F和3F，通过除去在第二辅助图案110a的形成过程中暴 露的绝缘图案106a和残留的第二硬掩模层114，在第二辅助图案110a之 间形成第二接触孔116。第二接触孔116是在后续过程中形成位线接触孔 的区域。在绝缘图案106a和残留第二硬掩模层114的除去过程中，绝缘图 案106a和残留第二硬掩模层114具有与第二辅助图案110a不同的蚀刻选 择性，从而可除去第二辅助图案110a而不受损伤。参照图1G、 2G和3G，通过利用以第二辅助图案110a作为蚀刻掩模 蚀刻第一硬掩模层104形成具有期望的线和间隔的第一硬掩模图案104c。 可采用干蚀刻过程除去第一硬掩模层104。然后除去第二辅助图案110a,参照图1H、 2H和3H，通过利用具有期望的线和间隔的第一硬掩模图案104c作为蚀刻掩模蚀刻蚀刻目标层102来形成目标图案102a。蚀刻目 标层102由沉积以形成位线接触孔的材料所形成。因此，可通过利用蚀刻 过程形成目标图案102a来形成位线接触孔。然后除去第一硬掩模图案 104c。
如上所述，在形成四边形的四个相邻绝缘图案的中心处形成具有与绝 缘图案相同形状的第一接触孔的第一辅助图案。因此，可形成具有目标CD 的微图案，并且本发明也可应用于DRAM位线接触孔形成过程。
另外，可形成具有比现有曝光设备的分辨率更高分辨率的微图案，并 且该微图案可应用于DRAM位线接触孔形成过程。因此，可克服膝光i殳 备的分辨率限制。
另外，可利用现有啄光设备形成微图案而不必开发具有提高的分辨能 力的新曝光设备。
另外，通过省略第二硬^^模层的形成过程可减少工艺步骤。
附带地，由于减少了工艺步骤，可降低制造成本。
本发明不限于公开的实施方案，而是可以采用各种形式实施。提供实 施方案以完成本发明的公开并允许本领域技术人员理解本发明的范围。本 发明由权利要求的范畴所限定。
权利要求
1.一种形成半导体器件微图案的方法，所述方法包括在半导体衬底上形成蚀刻目标层、第一硬掩模层和具有菱形形状的绝缘图案；在包括所述绝缘图案的所述第一硬掩模层上形成第一辅助图案，其中在形成四边形的四个相邻绝缘图案的中间形成具有与所述绝缘图案基本相同形状的接触孔；通过蚀刻所述第一辅助图案形成第二辅助图案，使得暴露出所述绝缘图案的顶表面；除去所述暴露的绝缘图案；通过利用所述第二辅助图案作为蚀刻掩模的蚀刻过程蚀刻所述第一硬掩模层来形成第一硬掩模图案；利用所述第一硬掩模图案蚀刻所述蚀刻目标层。
2. 根据权利要求1所述的方法，其中所述蚀刻目标层具有包括导电层和 绝缘层的堆叠结构。
3. 根据权利要求1所述的方法，其中所述第一硬掩模层具有包括非晶碳 层和SiON层的堆叠结构。
4. 根据权利要求1所述的方法，其中所述绝缘图案由氧化物制成。
5. 根据权利要求1所述的方法，其中所述第一辅助图案由碳层或多晶硅 层形成。
6. 根据权利要求1所述的方法，其中所述第一辅助图案具有不同于所述 绝缘图案的蚀刻选择性。
7. 根据权利要求1所述的方法，其中所述第一辅助图案形成一定厚度, 使得在所述绝缘图案的端部的侧壁上形成的第一辅助图案与在相邻绝缘 图案的端部的侧壁上形成的第一辅助图案相接触。
8. 根据权利要求1所述的方法，其中在所述接触孔的周边区域中形成的 第 一辅助图案相对于在所述绝缘图案上形成的第 一辅助图案具有台阶。
9. 根据权利要求1所述的方法，其中在所述接触孔的周边区域中形成的第 一辅助图案的高度低于在所述绝缘图案上形成的第 一辅助图案。
10. 根据权利要求1所述的方法，还包括在所述第一辅助图案上形成第二硬掩模层，使得在形成所述第一辅助图案之后填隙所述接触孔之间的间 隔。
11. 根据权利要求10所述的方法，其中所述第二硬掩模层由导电材料或绝缘材料制成。
12. 根据权利要求10所述的方法，其中所述第二硬掩模层由包含硅(Si) 的有机底部抗反射涂层(OBARC)材料或旋涂玻璃(SOG)材料制成。
13. 根据权利要求12所述的方法，还包括当使用所述SOG材料时在沉 积过程之后实施烘焙过程。
14. 根据权利要求10所述的方法，其中所述第二硬掩模层具有不同于所 述第一辅助图案的蚀刻选择性。
15. 根据权利要求10所述的方法，还包括在所述第二硬掩模层形成之后， 除去所述第二硬掩模层直至暴露出所述第一辅助图案的顶表面。
16. 根据权利要求1所述的方法，其中利用回蚀刻过程蚀刻所述第一辅助 图案。
17. 根据权利要求1所述的方法，其中在形成于所述绝缘图案上的所述第 一辅助图案的蚀刻过程中，部分除去在所述接触孔的周边区域中形成的第 一辅助图案的顶表面。
18. 根据权利要求10所述的方法，其中在所述绝缘图案的除去过程时， 除去残留的所述第二硬掩模层。
19. 根据权利要求1所述的方法，其中在所述接触孔的周边区域中形成的 第二辅助图案相对于在所述绝缘图案的周边区域中形成的第二辅助图案 具有台阶。
20. 根据权利要求1所述的方法，其中在所述接触孔的周边区域中形成的 第二辅助图案的高度低于在所述绝缘图案的周边区域中形成的第二辅助 图案。
21. —种形成半导体器件微图案的方法，所述方法包括 在半导体村底上形成蚀刻目标层、第一硬掩模层和具有钻石形状的l案；在包括所述绝缘图案的所述第一硬掩模层上形成第一辅助图案，其 中在限定四边形的四个相邻绝缘图案的中间形成具有与所述绝缘图案相 同形状的接触孔；在所述第 一辅助图案之间形成第二硬掩模层；通过蚀刻所述第一辅助图案形成第二辅助图案，使得暴露出所述绝 缘图案的顶表面；除去所述暴露的绝缘图案和所述第二硬掩模；通过利用所述第二辅助图案作为蚀刻掩模的蚀刻过程蚀刻所述第一 硬^^模层来形成第一^t掩模图案；利用所述第一硬掩模图案蚀刻所述蚀刻目标层。
22. 根据权利要求21所述的方法，其中所述蚀刻目标层具有包括导电层 和绝缘层的堆叠结构。
23. 根据权利要求21所述的方法， 碳层和SiON层的堆叠结构。
24. 根据权利要求21所述的方法，
25. 根据权利要求21所述的方法， 珪层形成。
26. 根据权利要求21所述的方法 述绝缘图案的蚀刻选择性。
27. 根据权利要求21所述的方法，其中所述第一辅助图案形成一定厚度， 使得在所述绝缘图案的端部的侧壁上形成的第一辅助图案与在相邻绝缘 图案的端部的侧壁上形成的第一辅助图案相接触。
28. 根据权利要求21所述的方法，其中在所述接触孔的周边区域中形成 的第 一辅助图案相对于在所述绝缘图案上形成的第 一辅助图案具有台阶。
29. 根据权利要求21所述的方法，其中在所述接触孔的周边区域形成的 第 一辅助图案的高度低于在所述绝缘图案上形成的第 一辅助图案。
30. 根据权利要求21所述的方法，其中所述第二硬掩模层由导电材料或其中所述第 一硬掩模层具有包括非晶其中所述绝缘图案由氧化物制成。 其中所述第 一辅助图案由碳层或多晶其中所述第 一辅助图案具有不同于所绝缘材料制成。
31. 根据权利要求21所述的方法，其中所述第二硬掩模层由包含硅(Si) 的OBARC材料或SOG材料制成。
32. 根据权利要求31所述的方法，还包括当使用SOG材料时在沉积过 程之后实施烘焙过程。
33. 根据权利要求21所述的方法，其中所述第二硬掩模层具有不同于所 述第一辅助图案的蚀刻选择性。
34. 根据权利要求21所述的方法，其中利用回蚀刻过程蚀刻所述第一辅 助图案。
35. 根据权利要求21所述的方法，其中在形成于所述绝缘图案上的所述 第一辅助图案的蚀刻过程中，部分除去在所述接触孔的周边区域中形成的 第一辅助图案的顶表面。
36. 根据权利要求21所述的方法，其中在所述接触孔的周边区域形成的 第二辅助图案相对于在所述绝缘图案的周边区域中形成的第二辅助图案 具有台阶。
37. 根据权利要求21所述的方法，其中在所述接触孔的周边区域形成的 第二辅助图案的高度低于在所述绝缘图案的周边区域中形成的第二辅助 图案。
全文摘要
本发明涉及一种半导体器件微图案形成的方法。在根据本发明的一个方面的方法中，在半导体衬底上形成蚀刻目标层、第一硬掩模层和菱形绝缘图案。在包括绝缘图案的第一硬掩模层上形成第一辅助图案，其中在形成四边形的四个相邻绝缘图案的中心处形成具有与所述绝缘图案相同形状的接触孔。通过蚀刻第一辅助图案形成第二辅助图案从而暴露出绝缘图案的顶表面。除去所述暴露的绝缘图案。通过利用第二辅助图案作为蚀刻掩模的蚀刻过程来蚀刻所述第一硬掩模层以形成第一硬掩模图案。利用所述第一硬掩模图案蚀刻所述蚀刻目标层。
文档编号H01L21/02GK101303972SQ20081000275
公开日2008年11月12日 申请日期2008年1月16日 优先权日2007年5月11日
发明者郑宇荣 申请人:海力士半导体有限公司