专利名称：制造包括纵向晶体管的半导体器件的方法
技术领域：
本发明整体涉及包括纵向晶体管的半导体器件的制造方法。具
体地说，该方法包括在半导体基板上沉积n层(在本文中，n是在2至6范围内的整数)掩模薄膜；在n层掩模薄膜上形成具有接触孔的光阻图案；使用光阻图案作为蚀刻掩模蚀刻n层掩模薄膜，直到第m层(在本文中，m=n-l)掩模薄膜暴露出来以形成沟槽为止；将绝缘膜填充到沟槽中；移除绝缘膜周围的n层掩模薄膜以形成绝缘膜图案；以及使用绝缘膜图案作为蚀刻掩模将第m层掩模薄膜图案化，直到半导体基板暴露出来为止。
背景技术：
由于诸如配备有存储装置的个人便携设备和个人计算机等信息媒介的迅速普及，因此，用于制造具有高集成度、高可靠性、高容量和快速数据存取速度的半导体器件的处理设备和处理技术是重要的。
随着半导体存储器件的集成度的提高，每个单位单元的面积减小。由于单位单元面积的减小，已经提出各种方法来形成晶体管、位线、字线和用于形成电容器存储节点的填充触点。
在动态随机存取存储器(DRAM)的情况下，己经开发出一种包括纵向通道晶体管以代替平面通道晶体管的半导体器件。在纵向通道晶体管中，源极/漏极区域不设置在栅极的两侧。相反，纵向延伸的有源柱图案形成于半导体基板的主表面上。栅电极形成在柱图案周围。源极/漏极区域设置在栅电极周围的有源柱图案的上部和下部中。
在纵向通道晶体管中，由于在纵向上确定栅极长度，因此晶体管的面积减小，并且即使在集成度增大时通道长度也无关紧要。此外，纵向晶体管可以使用栅电极的一部分或整个表面保证足够的通道宽度，从而提高晶体管的电流特性。
4包括纵向通道晶体管的半导体器件具有埋入式位线结构，在该结构中位线被埋入单元的器件隔离区域中。埋入的位线是由柱图案和绝缘膜在自对准蚀刻条件下形成的。
图la至图1C是示出用于制造包括纵向晶体管的半导体器件的传统方法的视图。
参照图la，在半导体基板1上形成垫氧化物膜3和沉积掩模薄膜12。沉积掩模薄膜12包括氮化物膜5、氧化物膜7、非晶碳层9和氮氧化硅膜11。将抗反射膜13沉积在氮氧化硅膜11上。在抗反射膜13上形成通过光刻工序获得的柱型光阻图案15。
参照图lb，使用光阻图案15作为蚀刻掩模来蚀刻抗反射膜13和氮氧化硅膜11，以形成抗反射图案(未示出)和氮氧化硅图案11-1。
还使用光阻图案15、抗反射图案(未示出)和氮氧化硅图案11-1蚀刻非晶碳层9以形成非晶碳图案9-1。通过蚀刻工序移除光阻图案15和抗反射图案。
参照图lc，使用氮氧化硅图案11-1和非晶碳图案9-1作为蚀刻掩模来蚀刻垫氧化物膜3、氮化物膜5和氧化物膜7，以形成垫氧化物图案3-l、氮化物图案5-l和氧化物图案7-l。
通过蚀刻工序移除氮氧化硅图案11-1。在所得到的结构上进行02等离子体灰化工序以移除非晶碳图案9-1。结果，获得在单元阵列区域中包括垫氧化物图案3-1、氮化物图案5-1和氧化物图案7-1的用于柱图案的掩模图案。
在该传统方法中，当形成用作蚀刻掩模图案的光阻图案时，光从各个方向透过，从而由于衍射而使邻近效应增加，以至于降低幻像对比度(illusory image contrast)。结果，使光阻图案的分辨率和线宽一致性降低。
用于形成光阻图案的一般光刻工序包括曝光步骤、显影步骤、漂洗步骤和脱水步骤。在漂洗步骤之后，在旋转晶片以进行脱水的同时使蒸馏水蒸发。因此，图案之间的引力增大并克服光阻图案与半导
体基板的粘合力和机械强度，从而使光阻图案崩塌。因此，在形成随后的柱图案时难以线宽均匀地移除光阻图案。
发明内容
本文所披露的是用于制造包括纵向晶体管的半导体器件的方法，该方法可以防止光阻图案崩塌。
根据一个实施例， 一种制造包括纵向晶体管的半导体器件的方
法包括在半导体基板上沉积n层(此处，n是在2至6范围内的整数)掩模薄膜；在所述n层掩模薄膜上形成具有接触孔的光阻图案；使用所述光阻图案作为蚀刻掩模蚀刻所述n层掩模薄膜，直到第m层(此处，m=n-l)掩模薄膜暴露出来而形成沟槽为止；将绝缘膜填充到所述沟槽中；移除所述绝缘膜周围的n层掩模薄膜以形成绝缘膜图案；以及使用所述绝缘膜图案作为蚀刻掩模将所述第m层掩模薄膜图案化，直到所述导体基板暴露出来为止。
所述接触孔与所述绝缘膜图案优选地具有与后续柱图案的线宽相同的线宽。
所述n层掩模薄膜优选地包括氮化物膜、掩模氧化物膜、多晶硅膜、非晶碳层和氮氧化硅膜。
优选地使用如下蚀刻气体形成沟槽，所述蚀刻气体包括02和选自于由CF4、 CHF3、 N2、 HBr和Cl2所构成的群组中之一的气体。
填充绝缘膜的步骤优选地包括在包括所述沟槽的所得结构上沉积绝缘膜；以及将所述绝缘膜平坦化直到所述n层掩模薄膜暴露出来为止。
所述绝缘膜优选地具有与所述n层掩模薄膜的材料不同的材料。所述绝缘膜可以包括旋涂碳层，或HDP氧化物膜、PE-TEOS氧
化物膜、BPSG氧化物膜和PSG氧化物膜中的一个或多个。所述旋涂
碳层优选地包括碳含量在85至90重量百分比范围内的富碳聚合物。优选地通过回蚀工序或CMP工序执行平坦化。优选地通过将所述基板浸入包含氨水、硝酸和HF的溶液中来移
除所述绝缘膜周围的n层掩模薄膜。
优选地使用包括CF4、CHFs和02中的一个或多个的蚀刻气体来
执行使所述第m层掩模薄膜图案化的步骤。所述方法还可以包括在所述半导体基板上形成垫氧化物膜。
为了更全面地理解本发明，需要参照下面的详细说明和附图。图la至图lc是示出用于制造包括纵向晶体管的半导体器件的
传统方法的视图。
图2a至图2h是示出用于制造包括纵向晶体管的半导体器件的
方法的视图。
本发明可以采用各种形式的实施例，在附图中仅仅示出具体实施例(并且将在下文中进行描述)，应该理解到，本说明书旨在进行示例说明，而不是为了将本发明限制于本文所描述和示出的具体实施例。
具体实施例方式
图2a至图2h是示出用于制造包括纵向晶体管的半导体器件的方法的视图。参照图2a，在半导体基板111上沉积垫氧化物膜113和n层(在本文中，n是在从2至6的范围内的整数)掩模薄膜124。
垫氧化物膜113形成为具有在大约40至60A范围内的厚度，优选的是该厚度为50A。
n层掩模薄膜124包括氮化物膜115、掩模氧化物膜117、多晶硅膜119、非晶碳层121和氮氧化硅膜123。优选的是，掩模薄膜124包括具有大约1,500A厚度的氮化物膜115、具有大约500A厚度的掩模氧化物膜117、具有大约1,500A厚度的多晶硅膜119、具有大约1，500A厚度的非晶碳层121和具有大约300A厚度的氮氧化硅膜123。
在掩模薄膜124上例如依次地形成抗反射膜125和光阻膜(未示出)。
例如，抗反射膜(由Nissan Co.制造的ARC93或由DongjinSemichem Co.制造的DARC-440)优选地具有280A的厚度并在240。C温度进行烘烤。光阻膜(由Keumho Petrochemical Co.制造的KIT-07C)优选地具有在l，OOO至1，200A范围内的厚度并且在115°C温度烘烤90秒钟。
可以在光阻膜(未示出)上执行光刻工序以形成包括接触孔129 的光阻图案127。
光刻工序可以是不受限制的用于形成光阻图案的任意普通方法。
参照图2b，使用包括接触孔129的光阻图案127作为蚀刻掩模 使抗反射膜125和氮氧化硅膜123图案化，从而形成包括氮氧化硅图 案123-1、抗反射图案125-1和光阻图案127的沉积图案。
可以使用蚀刻设备(由RAMCo.制造的Kiyo45或由AMAT Co. 制造的SPS2)采用蚀刻气体在压力为5-20mT并且电源功率为300 至1,500W的条件下执行上述图案化工序，蚀刻气体包括20至100 sccm范围内的CF4、 10至50 sccm范围内的CHF3以及3至120 sccm 范围内的02中的一个或多个。
参照图2c，使用沉积图案作为蚀刻掩模使非晶碳层121图案化， 以形成非晶碳图案121-1。
可以使用蚀刻设备(由RAMCo.制造的Kiyo45或由AMAT Co. 制造的SPS2)采用蚀刻气体在压力为5-20mT并且电源功率为400 至6,000W的条件下执行上述图案化工序，蚀刻气体包括90至110 sccm范围内的02和7至90 sccm范围内的N2中的一个或两个。
优选地在该图案化工序中移除用作蚀刻掩模的抗反射图案 125-1和光阻图案，从而不需要执行附加的移除工序。'
参照图2d，使用非晶碳图案121-1作为蚀刻掩模使多晶硅层119 图案化，以形成包括沟槽131的多晶硅图案119-1。
可以使用蚀刻设备(由RAMCo.制造的Kiyo45或由AMAT Co. 制造的SPS2)采用蚀刻气体在压力为5-20mT并且电源功率为500 至15,000W的条件下执行上述图案化工序，蚀刻气体包括100至 300sccm范围内的HBr、 10至100 sccm范围内的Cl2以及90至110 sccm范围内的02中的一个或多个。
参照图2e，在包括沟槽131的多晶硅图案119-1上沉积绝缘膜。
绝缘膜133可以包括在关于蚀刻选择性的物理性能方面与形成沉积掩模的材料不同的旋涂碳层133，或髙密度等离子体(HDP)氧
化物膜、等离子体增强正硅酸四乙酯(PE-TEOS)氧化物膜、硼磷硅 玻璃(BPSG)氧化物膜和磷硅玻璃(PSG)氧化物膜中的一个或多 个。旋涂碳层133是可通过简单旋涂方法涂覆的化合物，例如碳元素 含量为全部化合物的85至90wt^ (重量百分比，下同)的富碳聚合 物。为了获得旋涂碳层，将包含富碳聚合物的组成物涂覆为厚度在 1,000至2,000A的范围内，并在180-22CTC温度烘烤90秒钟。对于 包含富碳聚合物的组成物，可以使用由Nissan Co.制造的NCA9018 或由Shinetsu Co.制造的ULX138。
参照图2f，将旋涂碳层133平坦化至多晶硅图案119-1露出。 可以通过回蚀或CMP工序执行该平坦化工序。
可以使用蚀刻设备(由RAM Co.制造的Kiyo45或由AMAT Co. 制造的SPS2)采用蚀刻气体在压力为5-20mT并且电源功率为400 至6,000W的条件下执行图案化工序，蚀刻气体包括90至110sccm 范围内的02和70至90 sccm范围内的N2中的一个或两个。
参照图2g，在图2f的平坦化工序之后，移除多晶硅图案119-1 以形成包括旋涂碳层133的柱型掩模图案。
优选地将晶片浸入大约20至30%的氨水溶液及包含硝酸和HF 的混合溶液大约10-100秒钟，以移除多晶硅图案119-1。
因此，形成线宽与光阻图案的接触孔的线宽相同的旋涂碳图案。 可以执行图像反转工序以改变图案的形状。
参照图2h，使用图2g中的旋涂碳图案133作为蚀刻掩模来蚀刻 垫氧化物膜113、氮化物膜U5和掩模氧化物膜117,直到半导体基 板111露出，从而获得包括垫氧化物图案113-1、氮化物图案115-1 和掩模氧化物图案117-1的沉积图案。
优选地通过上述蚀刻工序移除旋涂碳图案。因此，不需要附加 的移除工序。
可以使用蚀刻设备(由RAM Co.制造的Flex45或由AMAT Co. 制造的eMAX)采用蚀刻气体在压力为5-20mT并且电源功率为500 至1,500W的条件下执行图案化工序，蚀刻气体包括50至200 sccm范围内的CF4、 30至150 sccm范围内的CHF3禾卩5至20 seem范围内 的02中的一个或多个。
因此，获得在制造纵向晶体管的过程中使用的用于柱图案的沉 积掩模图案。
如上所述，根据一个实施例，采用包括接触孔的光阻图案来形 成用于柱图案的掩模图案，从而防止光阻图案崩塌。因此，可以执行 用于形成柱图案的稳定的后续工序。此外，虽然执行了用于形成接触 孔的光刻工序，但是这不损坏光阻图案的厚度，从而使得光阻图案可 以用作后续蚀刻工序中的蚀刻掩模，以便帮助控制下层的线宽。当使 用包括接触孔的光阻图案作为用于柱图案的掩模图案时，可以获得具 有更高分辨率和线宽一致性的柱图案。当采用包括接触孔的光阻图案 形成柱图案时，采用柱型光阻图案改变接触孔，以增加聚焦深度 (DOF)范围，从而减小由散焦产生的图案缺陷率并提高器件良率。
应该理解到，各种其它变形和实施例都在本发明原理的精神和 范围内。更具体地说，可以在本说明书、附图和所附权利要求书的范 围内对元件和/或布置方式进行各种修改和变形。除了对对元件和/或 布置方式进行修改和变形之外，对本领域的技术人员来说，替换应用 也是显而易见的。
本申请要求2007年12月31日提交的韩国专利申请No. 10-2007-0141517的优先权，该韩国专利申请的全部内容以引用的方 式并入本文。
权利要求
1. 一种制造包括纵向晶体管的半导体器件的方法，包括在半导体基板上沉积n层掩模薄膜，n是在2至6范围内的整数；在所述n层掩模薄膜上形成具有接触孔的光阻图案；使用所述光阻图案作为蚀刻掩模蚀刻所述n层掩模薄膜，直到第m层掩模薄膜暴露出来而形成沟槽为止，m＝n-1；将绝缘膜填充到所述沟槽中；移除所述绝缘膜周围的n层掩模薄膜以形成绝缘膜图案；以及使用所述绝缘膜图案作为蚀刻掩模将所述第m层掩模薄膜图案化，直到所述半导体基板暴露出来为止。
2. 根据权利要求1所述的方法，还包括形成后续的柱图案，所述柱图案具有与所述接触孔和所述绝缘膜图案的线宽相同的线宽。
3. 根据权利要求1所述的方法，其中，所述n层掩模薄膜包括氮化物膜、掩模氧化物膜、多晶硅膜、非晶碳层和氮氧化硅膜。
4. 根据权利要求1所述的方法，包括使用如下蚀刻气体形成所述沟槽，所述蚀刻气体包括02和选自于由CF4、 CHF3、 N2、 HBr和Cl2所构成的群组中之一的气体。
5. 根据权利要求1所述的方法，包括通过如下步骤填充所述绝缘膜在包括所述沟槽的所得掩模薄膜结构上沉积绝缘膜；以及使所述绝缘膜平坦化直到所述n层掩模薄膜暴露出来为止。
6. 根据权利要求5所述的方法，其中，所述绝缘膜包括与所述n层掩模薄膜的材料不同的材料。
7. 根据权利要求5所述的方法，其中，所述绝缘膜包括旋涂碳层。
8. 根据权利要求7所述的方法，其中，所述旋涂碳层包括碳含量在85至90重量百分比范围内的富碳聚合物。
9. 根据权利要求6所述的方法，其中，所述绝缘膜包括HDP氧化物膜、PE-TEOS氧化物膜、BPSG氧化物膜和PSG氧化物膜中的一个或多个。
10. 根据权利要求5所述的方法，包括通过回蚀工序和CMP工序使所述绝缘膜平坦化。
11. 根据权利要求1所述的方法，包括通过将所述半导体器件浸入包含氨、水、硝酸和HF的溶液中来移除所述绝缘膜周围的n层掩模薄膜。
12. 根据权利要求1所述的方法，包括使用包括CF4、 CHF3和02的蚀刻气体来使所述第m层掩模薄膜图案化。
13. 根据权利要求1所述的方法，还包括在所述半导体基板上形成垫氧化物膜。
全文摘要
本发明公开一种制造包括纵向晶体管的半导体器件的方法，该方法包括在半导体基板上沉积n层(此处，n是在2至6范围内的整数)掩模薄膜；在所述n层掩模薄膜上形成光阻图案；使用所述光阻图案作为蚀刻掩模蚀刻所述掩模薄膜，直到第m层(此处，m＝n-1)掩模薄膜暴露出来而形成沟槽为止；将绝缘膜填充到所述沟槽中；移除所述绝缘膜周围的掩模薄膜以形成绝缘膜图案；以及使用所述绝缘膜图案作为蚀刻掩模将所述第m层掩模薄膜图案化，直到所述半导体基板暴露出来为止。
文档编号H01L21/027GK101477948SQ20081013423
公开日2009年7月8日 申请日期2008年7月23日 优先权日2007年12月31日
发明者卜喆圭 申请人:海力士半导体有限公司